第03章逻辑门电路.ppt

1、分立元件,集成逻辑门电路,双极型,MOS,采用双极型半导体器件作为元件,速度快、负载能力强，但功耗较大、 集成度较低。,采用金属-氧化物半导体场效应管作为元件。结构简单、制造方便、集成度高、功耗低，但速度较慢。,逻辑门电路 的分类*1、按所采用的半导体器件进行分类,双极型集成电路又可进一步可分为： DTL 晶体管-晶体管逻辑电路TTL(Transistor Transistor Logic)； 发射极耦合逻辑电路ECL(Emitter Coupled Logic)。 集成注入逻辑电路I2L(Integrated Injection Logic),TTL电路的“性能价格比”最佳，应用最广泛,MO

2、S集成电路又可进一步分为： PMOS( P-channel Metel OxideSemiconductor)P通道 金属-氧化物 半导体（场效应管） NMOS(N-channel Metel Oxide Semiconductor)N通道 金属-氧化物 半导体（场效应管） CMOS(Complement Metal OxideSemiconductor) 互补金属氧化物半导体（场效应管）,CMOS电路应用较普遍，不但适合通用逻辑电路的设计，而且综合性能最好 。,2、按集成电路规模的大小进行分类,小规模集成电路（SSI） 112个二输入门 10100个元件,中规模集成电路（MSI） 1399个

3、门 102103个元件,大规模集成电路（LSI） 100个门以上 103以上个元件,超大规模集成电路（VLSI） 上万个门，数十万个元件,数字集成电路,客观：只要电路组成一定，其输入与输出的电位关系就唯一被确定下来 主观：输入与输出的高低电位被赋予什么逻辑值是人为规定的,3.1 正逻辑与负逻辑,例：某电路,正逻辑,负逻辑,与门,或门,对于同一电路，可以采用正逻辑，也可以采用负逻辑， 它不会影响电路结构， 但是会影响电路逻辑功能。,正逻辑与负逻辑,与非门,或非门, 正逻辑高电平有效 高电平表示 1 低电平表示 0 负逻辑低电平有效 低电平表示 1 高电平表示 0,3.2 分立元件门电路,数字电路

4、的基础是二极管和三极管。 二极管和三极管时而导通，时而截止，因此就形成了高电平和低电平（逻辑1和逻辑0）,一、二极管1. 二极管的开关特性,二极管具有单向导电性 当外加正向电压时导通 VF0.7v 外加反向电压时截止 VF0.1v 故其相当一只受输入电压控制的开关 当外加电压由正向突然变为反向时，把反向电流从峰值衰减到峰值的十分之一所经过的时间定义为反向恢复时间。,+ VF -,2. 二极管门电路,二极管与门,二极管或门,二、三极管 三极管的开关特性,三极管可分别工作在饱和区、放大区、及截止区 开关电路中，三极管分别工作 饱和区：相当于开关闭合 截止区：相当于开关断开,三极管开关电路,三极管开

5、关的等效电路 三极管电路的动态特性 (a) 截止状态 (b)饱和状态,3.3 TTL 集成逻辑门电路,TTL(Transistor Transistor Logic)电路是晶体管- 晶体管逻辑电路的简称。 TTL电路的功耗大、线路较复杂，使其集成度受到一定的限制，故广泛应用于中小规模逻辑电路中。,下面，重点讨论TTL与非门,一*、典型TTL与非门,输入级 由多发射极晶体管T1和电阻R1组成； 中间级 由T2和R2、R3组成，输出两个相位相反的信号，作为T4、T5 的驱动信号； 输出级 由T3、T4、T5和R4、R5组成。,1. 电路结构 ,2. 工作原理,T1的基极电压ub1=ubc1+ube

6、2+ube5 2.1V；T2的集电极电压uc2 = uces2+ube50.3V+0.7V1V,该值大于T3的发射结正向压降，T3导通。T4的基极电压ub4= ue3=uc2-0.7V=0.3V,故T4截止。,逻辑功能分析：,输入端全部接高电平(3.6V)：,当有输入端接低电平(0.3V)时：,典型TTL与非门,对器件的使用者来说， 正确地理解器件的各项参数是十分重要的。,（1）标称逻辑电平 标称逻辑电平：表示逻辑值1和0的理想电平。,TTL门电路标称逻辑电平： V(1)=5V V(0)=0V,二、门电路的主要外特性参数,阈值电压VT ： 1.4V,(2) 电压传输特性：描述输出电压与输入电压

7、之间对应关系的曲线。,在TTL电路中,高电平VH 电压范围为2V5V，额定值为3.6V 低电平VL 电压范围为0V0.8V,额定值为0.2V,(3) 开门与关门电平 开门电平VON能表示逻辑值1的最小高电平 关门电平VOFF能表示逻辑值0的最大低电平,在TTL电路中： 开门电平VON 2.4V 关门电平VOFF0.4V,(4) 平均传输延迟时间 tpd 平均传输延迟时间是衡量门电路运算速度的重要指标。当输入端接入输入信号后，需要经过一定的时间tpd，才能在输出端产生对应的输出信号。 ,平均延迟时间定义为 tpd = ( tpdL+ tpdH )/2,通常将从输入波上沿中点到输出波下沿中点的时间

8、延迟称为 导通延迟时间tpdL； 从输入波下沿中点到输出波上沿中点的时间延迟称为 截止延迟时间tpdH。,(5) 扇入系数Nr 门电路的输入端数 一般Nr5，最多不超过8。 当需要的输入端数超过Nr时，可以用与扩展器来实现。,(6) 扇出系数Nc 扇出系数Nc是在保证门电路输出正确的逻辑电平和不出现过功耗的前提下，其输出端允许连接的下一级同类门输入端的个数。 一般Nc8，Nc越大，表明门的负载能力越强。,三*、 TTL与非门集成电路芯片,TTL与非门集成电路芯片种类很多，常用的TTL与非门集成电路芯片有7400和7420等。 UCC为电源引脚，GND为接地脚，NC为空脚。,*（1）命名方式,S

9、N 74 ALS 00,表明生产者为德州仪器公司,54：军用（-55125） 74：商用（0 70）,子系列,逻辑功能： 00：与非门 32：与门 02：或门 04：非门 等,*（2）封装形式, 双列直插封装 （DIP）, 扁平封装 （QFP）, 阵列封装 针式阵列 （PGA）, 球栅阵列 （BGA）,3.4 其它类型的TTL逻辑门电路OC门和TS门一、集电极开路门(OC门),OC门(Open Collector Gate ）特点： 是一种输出端可以直接相互连接的特殊逻辑门 “线与” OC门电路将一般TTL与非门电路的推拉式输出级改为三极管集电极开路输出。,集电极开路与非门只有在外接负载电阻

10、RL 和电源 UCC 后才能正常工作。,集电极开路与非门的应用广泛： 可实现“线与”逻辑 直接驱动发光二极管 直接驱动干簧继电器等,OC门,该电路实现了两个与非门输出相“与”的逻辑功能。 由于该“与” 逻辑功能是由输出端引线连接实现的，故称为线与 逻辑。,OC门的应用,OC门的应用,集电极开路门(OC门) 上拉电阻RL的选择,假设有 m个OC门 直接并联，输出端带有 n个TTL与非门 作为负载 应如何选择上拉负载电阻RL，才能保证 输出高电平不低于规定的VOHmin 输出低电平不高于规定的VOLmax,规定的最高输出低电平和最低输出高电平,VOHmin = 2.4 v VOLmax = 0.4

11、 v,上拉电阻RL的最大值,m个OC门都输出高电平线与的结果为高电平 为保证并联输出的高电平不低于规定VOHmin的值，所以 RL不能太大 则 而 ,其中,m：并联的OC门个数 p：负载门（TTL与非门）输入端的个数 IOH ：OC门输出管截止时的漏电流 IIH ：负载门每个输入端为高电平时的输入漏电流 VCC ：负载电源 RL：上拉电阻 IRL： RL上的电流,2. 上拉电阻RL的最小值,m个OC门只有一个导通，输出低电平，其它截止，线与的结果为低电平 为保证在所有的负载电流全部流入唯一导通的OC门时，输出的低电平低于规定VOLmax的值，则 RL不能太小 ,其中,n：负载门（TTL与非门）

12、的个数 IOL ： OC门导通时所允许的最大负载电流 IIS ： TTL与非门输入短路电流（无论一个门有多少个输入端接在输出端上）,二、三态输出门(TS门),输出高电平、输出低电平和高阻状态,三态输出门简称三态门(Three state Gate),三态门不是指具有三种逻辑值。,工作状态,禁止状态(隔离状态),TS门有三种输出状态：,三态门经常作为输出级与其它逻辑电路集成为一个逻辑器件 最简单的器件有三态恒等门、三态非门、三态与非门等，商品名称为缓冲器（驱动门）。,如何使电路处在工作状态和禁止状态？ 通过外加控制信号！,TS门,EN=0：二极管D反偏，此时电路功能与一般与非门无区别，输出 ；

13、EN=1：因T1有一个输入端为低，使T2、T5截止;又由于二极管导通，使T3的基极电位变低，致使T3、T4也截止。输出F便被悬空，即处于高阻状态。,三态输出与非门:在一般与非门的基础上，附加使能控制端和控制电路。,电路逻辑功能如下：,TS门,三态与非门主要应用于总线传送，它既可用于单向数据传送，也可用于双向数据传送。, 器件型号： 74XX244 , 74XX126 等 用途： 作为多个数据源到公共数据线的开关,TS门,例：三态门构成的单向数据总线。,当某个三态门的控制端为1时，该逻辑门的输入数据经反相后送至总线。 为保证数据传送的正确性，任意时刻，n个三态门的控制端只能有一个为1，其余均为0

14、，即只允许一个数据端与总线接通，其余均断开，以便实现 n 个数据的分时传送。,TS门,例：用两种不同控制输入的三态门可构成双向总线。,EN=1时: G1工作，G2处于高阻状态，数据D1被取反后送至总线； EN=0时:G2工作，G1处于高阻状态，总线上的数据被取反后送到数据端D2。,数据分时双向传送:,TS门,三态门的重要用途就是使多个发送信号的部件可以共用总线传输数据。,实际的系统中，总线是由多条传输线组成，可以并行传送多位信号，每一输出端应通过一个三态门与一条传输线相连接。,在比较复杂的系统中，三态门是一种扩展逻辑功能的输出级，也是一种控制开关。,TS门,例 ）X=X3X2X1X0为8421

15、BCD码，设计一 个MOD5选择电路，要求选择那些能 被5整除的数输出。, 建立真值表： F为选择控制信号, 卡诺图化简：,TS门, 电路图：,X3,Y3,X2,X1,X0,Y2,Y1,Y0,MOS 管是电压控制元件，主要由栅源电压VGS决定其工作状态。,MOSEFT,结型:用于模拟电路,绝缘栅型,P沟道,N沟道,增强型,耗尽型,增强型,耗尽型,3.5 MOS逻辑门一、简单逻辑门电路（基本逻辑门与、或、非）,工作特性如下： 当VGS 开启电压VT ( VG VS )，漏源之间截止，MOS管处于“断开”状态 当VGS 开启电压VT( VG VS ) , 漏源之间导通 ，MOS管处于“接通”状态

16、：栅极；：漏极；：源极,NMOS管静态特性,1*、NMOS非门,F=AB,2*、NMOS与门,F=A+B,VDD,A,B,T1,T2,T3,T4,T5,F,G3,3*、NMOS或门,二*、CMOS门电路 1.CMOS与非门,由两个串联的NMOS管和两个并联的PMOS管构成的两输入端CMOS与非门电路,2. CMOS或非门,由两个并联的NMOS管和两个串联的PMOS管构成的两输入端 CMOS或非门电路,(1) TTL门 TTL门的输入端悬空，相当于输入高电平 但是，为防止引入干扰，通常不允许其输入端悬空。 对于与门和与非门的多余输入端，可以使其输入高电平。具体措施是将其通过上拉电阻R(1K3K）接+VCC 在前级门的扇出系数有富余的情况下，也可以和有用输入端并联连接。,3.6 集成逻辑门使用中的实际问题：多余输