第4章数字电子电路的基础实验(以天煌数电实验箱为平台).ppt

1、第4章数字电子电路的基础实验(以天煌电子实验箱为平台)， 实验4. 1 CMOS集成门逻辑功能的测试实验4. 2 TTL集成门逻辑功能的测试实验4. 3集成逻辑门电路的连接和驱动实验4. 4组合逻辑电路的设定修正和测试实验4. 5解码器和LED代码管显示实验4. 6数据选择器及其应用实验4. 7触发器8计数器及其应用实验4. 9移位寄存器及其应用实验4. 10 555时间轴电路及其应用实验4. 11 D/A、A/D转换器及其应用实验4. 12电子秒表实验4. 13 GAL器件的一般设定修正过程和编程设定修正例实验4. 14 GAL 二、实验原理(1) CMOS集成电路是由n沟道MOS晶体管和p

2、沟道MOS晶体管组合而成的性能优异的集成电路。 CMOS集成电路的主要优点是：功耗低。 其静态工作电流为10 -9 A级，是当前所有数字集成电路中最低的，TTL器件的功耗远大。 高输入阻抗。 通常大于100，远远高于TTL装置的输入阻抗。 返回下一页，实验4. 1 CMOS集成栅电路的逻辑功能的测试接近理想的传输特性，由于输出高电平达到电源电压的99. 9%以上，低电平达到电源电压的0. 1%以下，所以输出逻辑电平的振幅大，噪声容限高。 电源电压范围宽。 在3 18 V的电压下正常工作。 因为有很高的输入阻抗。 驱动电流小到约0. 1 A，输出电流在5 V电源下约为500 A，远远小于TTL电

3、路，要求用该电流驱动同种栅极电路，其扇出系数变得非常大。 在一般的低频时，不需要考虑扇出系数，但是，在高频时，后级逻辑门的输入电容成为主负载，为了降低其扇出能力，在高频工作时，CMOS电路的扇出系数一般取1020。 上页，下页，门，实验4. 1 CMOS集成门逻辑功能的测试，(2) CMOS门逻辑功能。 CMOS和TTL电路的内部结构不同，但74HC x x系列芯片和74LS x x系列芯片的逻辑功能完全相同，引脚也完全相同，可以直接替换。 本实验测试与门CC4081、或门c4071、与门CC4011和或门c4001的逻辑功能。 (3)CMOSNAND门的主要残奥仪表(参照主教材数字逻辑电路)

4、 (4) CMOS电路的使用规则： UDD连接到电源正极，USS连接到电源负极(通常接地)，不可反向连接。 C C4000系列的电源容许电压选定为3 18 V，实验中一般要求使用5 15 V。 所有的输入端子都不能悬浮在空中。 空闲输入端的处理方法：前页、后页、返回、实验4. 1 CMOS集成门逻辑功能的测试运行频率不高的电路允许输入端的并行使用。 输出端子不能直接与UDD或USS连接。 有损坏设备的危险。 安装电路，变更电路的连接和插拔时，请切断电源，严禁带电操作。 焊接、测试、保管时的注意事项：电路收纳在导电性容器中，有良好的静电屏蔽，焊接时必须切断电源，焊锡烙铁盒必须良好地接地，或者拔掉

5、焊锡烙铁，用其馀热量焊接的所有测试机器都必须良好地接地、前页、后页、门、实验4. 1 CMOS集成门电路逻辑功能测试，三、实验设备和器件5 V直流电源。 双迹示波器。 连续脉冲源。 逻辑电平开关。 逻辑电平指示器。 直流数字电压校正。 直流纳米。 直流千分尺。CC4011，CC4001，CC4071， CC4081、电位计100 k、电阻1k4、实验内容1.cmosandnotcc4011残奥仪表测试(1)对1)cc4011andnot的ICCL、ICCH、ICCH进行测试(2) 测试cc4011nor门的传输特性(两个输入端分别与输入信号直接连接逻辑高电平)，前页，后页，进而实验4. 1 C

6、MOS集成门电路的逻辑功能测试，(将CC4011三个门与振荡器耦合，用示波器CMOS的每一个门电路的逻辑功能验证NAND门CC4011、and门CC4081、or门CC4071和nor门G 04001的逻辑功能，并确定它们是否合格。 在例：测试图4-1所示的CC4011时，选择某14P插口，插入到被测试芯片中，其输入端a、b连接到逻辑交换机的输出插口，其输出端y连接到逻辑电平显示器的输入插口，启动逻辑电平开关，各门的逻辑功能、前页、后页、门、实验4. 1 CMOS集成门逻辑功能的测试、3 .观察由NAND门、and门、NAND门产生的脉冲的控制作用的NAND门CC4011如图4-2 (a )、

7、(b )那样布线，然后连续五、实验报告书(1)整理实验结果，用坐标纸绘制传递特性曲线。 (2)根据实验结果，写出各门电路的逻辑公式，判断被测试电路的功能是否良好。上一页，上一页，实验4. 2 TTL集成门电路的逻辑功能的测试，一、实验目的(1)掌握TTL集成和逆变器的逻辑功能的测试方法(2)掌握TTL器件的使用规则(3)对数字电路的实验装置的结构、基本功能、使用方法进一步熟悉二、实验设备和器件5V直流电源。 逻辑电平开关。 逻辑电平指示器。 直流数字电压校正。 直流纳米。 直流千分尺。 74ls 20x 2，1 k，10 k电位器，200电阻器(0. 5 W )。下一页，换句话说，实验4. 2

8、 TTL集成门逻辑功能的测试，三、实验原理本实验采用双四输入NAND门74LS20，一个集成块内包含两个相互独立的NAND门，每个NAND门有四个输入端。 其内部逻辑电路图、符号及引线列分别示于图4-3 (a )、(b )、(c )。 1.NAND门的逻辑功能NAND门的逻辑功能是：输入端子中的一个以上为低电平时，输出端子为高电平时，输入端子全部为高电平时，输出端子为低电平(即“0”为“1”，全部为“1”为“0”的逻辑式是333660 ) ICCL是指当所有输入端都悬空，输出端为空时，向设备供给电源的电流。 ICCH是指输出端为空载，每个栅极有一个以上的输入端接地，其合法输入端悬空，电源向设备

9、供给的电流。 通常，ICCL ICCH表示设备的静态功耗的大小。 设备的最大功耗是PCCL=UCC ICCL。 文档中的电源电流和功耗值是指整个设备的总电源电流和总功耗。 ICCL和ICCH的测试电路分别如图4-4 (a )、(b )所示。 注意：TTL电路对电源电压的要求很严格，电源电压UCC只能在5 V之间的10%范围内工作，超过5. 5 V时损坏设备小于4. 5 V的设备的逻辑功能不正常。前页、后页、门、实验4. 2 TTL集成门电路的逻辑功能的测试、(2)低电平输入电流IiL和高电平输入电流IiH。 所谓IiL，是指被测量输入端接地，其伪输入端悬空，输出端为空时从被测量输入端流出的电流

10、值。 在多级栅极电路中，IiL在前级栅极输出低电平时，相当于流入后级的前级栅极的电流，所以直接影响前级栅极的栅极电流负载能力、即前级栅极的带负载的个数，所以优选IiL较小。IiH是指，被测量输入端与高电平连接，其伪输入端接地，输出端为空载时流过被测量输入端的电流值。 在多级栅极电路中，相当于前级栅极输出高电平时的前级栅极的拉电流负载，其大小与前级栅极的拉电流负载能力有关，优选IiH较小。 IiH小，测量困难，一般避免测试。 IiL和IiH的测试电路如图4-4 (c )、(d )所示。 上页，下页，门，实验4. 2 TTL集成门逻辑功能的测试，(3)扇出系数No。 扇出系数No是栅极电路能够驱动

11、同种栅极的个数，是测定栅极电路的带负荷能力的一个残奥仪表，在TTL和反相栅极中，具有栅极电流负荷和拉电流负荷这两个性质的负荷，因此低电平扇出系数NoL和高电平风扇由于通常是IiH NoL，所以通常将NoL作为栅极的扇出系数。 NoL的测试电路如图4-5所示，栅极的输入端全部悬空，在输出端流过电流负载RL，调节RL使IoL增大，与此相伴，UoL变高，UoL达到UoLm (手动规定的低电平规范值为0. 4 V )时的IoL uo=f(ui )被称为栅极的电压传递特性，从而使栅极电路的重要的残奥仪表，例如输出高电平UoH、输出低电平UoL、门关闭电平UOff、门打开电平UON、灰度值电平UT及抗噪声

12、容限UNL、UNH等测试电路测量每个点的Ui和Uo并绘制曲线，如图4-6所示调整每个点的测试方法，即，RW。 (5)平均传输延迟时间tpd。 tpd是测量选通电路的开关速度的残奥仪表，如图4-7所示，是指从输出波形的边缘的0. s Um到输入波形的对应边缘的0. 5 Um为止的时间间隔。 图4 a中的tpdL是导通延迟时间，tpdH是截止延迟时间，平均传输延迟时间是： tpd=0.5(tpdL tpdH )，前一页、下一页、返回、实验4. 2 TTL集成门逻辑功能的操作原理是，的电路被接通电源再经过两级门的延迟，a点电平再次回到逻辑“1”。 电路中其他各点的电平也追随变化。 说明为了在a点产生

13、1周期的振荡，必须经过6级闸门的延迟时间。 因此，平均传输延迟时间为： tpd=T/6 TTL的电路的tpd通常在表4-2中示出1040 74 LS20的主要电残奥仪表。上一页、下一页，上一页，实验4. 2 TTL集成门逻辑功能的测试，四、实验内容在适当的位置选择14P插座，用定位标记插入74 LS20集成块。 1 .验证TTL集成和NAND门74LS20的逻辑功能，如图4-8所示进行布线，将逻辑开关输出插口连接到门的4个输入端子，供给“0”和“1”电平的信号，使开关在上方，输出逻辑“1”，在下方输出逻辑“0” 栅极的输出连接在由LED发光二极管构成的逻辑电平显示器(也称为0-1指示符)的显示

14、插座上，LED点亮为逻辑“1”，熄灭为逻辑“0”。 按照表4-3的真值表对每个测试进行总结，有16个最小项，在实际测试时只要检查输入1111、0111、1011、1101、1110这5项，就能判断其逻辑功能是否正常，并将测试结果记入表4-3。上一页、下一页、门、实验4. 2 TTL集成门逻辑功能的测试、2. 74LS20主要残奥仪表的测试(1)分别如图4-4、图4-5、图4-6那样接线进行测试，将测试结果记入表4 (2)图4-6的配线中五、实验报告(1)记录、整理实验结果并分析结果。(2)描绘实测的电压传递特性曲线，从其中读出各相关残奥仪表值。 六、TTL集成电路的使用规则(1)连接组件块时，

15、请识别对准标记，不要颠倒。 (2)电源电压使用范围为4. 5 5. 5 V，在实验中要求识别UCC=5 V。 电源极性绝对不允许连接错误。 上页，门，下页，实验4. 2 TTL集成门逻辑功能的测试，(3)空闲输入侧处理方法。 悬浮在空中相当于连接高电平“1”，对于NAND门的数据输入端，允许实验时悬浮在空中的处理。 但是，容易受到干扰，电路的逻辑功能不正常。 因此，对于在连接有延长线的输入端子之间使用中等规模以上的集成电路和集成电路的复杂电路，所有控制输入端子必须接入逻辑电路，并且不允许该复杂电路悬浮在空间上。 电源电压UCC (也可串联连接110 k的固定电阻)或直接连接到某固定电压(2.

16、4 VU4. 5V )的电源，或输入端子连接到接地的多栅NAND门的输出端子。 如果前段的驱动能力允许的话，可以和使用的输入端子并联连接。前一页、后一页、过程中，实验4. 2 TTL集成门电路的逻辑功能测试，(4)输入端用电阻接地，电阻值的大小直接影响电路的某一状态。 R680时，输入端子相当于逻辑“0”，R4. 7 k时，输入端子相当于逻辑“1”。 不同系列所要求的电阻值不同。 (5)输出端子不允许并行使用集电极开路门(OC )和动态输出门(3S )。 不仅电路的逻辑功能紊乱，还可能损坏设备。 (6)输出端子不允许直接接地或直接与SV电源连接。 否则，器件被破坏，有时后级电路为了得到高输出电

17、平，允许输出端子通过电阻r与薄片VCC连接，一般R=35. 1 k。下页、返回、实验4. 3集成逻辑门电路的连接和驱动，一、实验目的(1)掌握TTL、CMOS集成逻辑门电路输入电路和输出电路的性质。 (2)掌握集成逻辑门电路之间连接时应遵守的规则和实际的连接方法。 二、实验设备和器件5V直流电源。 逻辑电平开关。 逻辑电平指示器。 逻辑笔。 直流数字电压校正。 直流纳米。 74LS00 x 2、cc4001、74HC00； 电阻：100、470、3 k； 音量为：47 k、10 k、4. 7 k。下一页，换句话说，实验4. 3集成逻辑门电路的连接和驱动，三、实验原理1. TTL电路的输入输出电路的