Virtuoso软件的使用技巧

1、Virtuoso软件的使用技巧,1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真,主要内容,Cadence公司的Virtuoso是一个适用于高级模拟、混合信号、射频和定制数字设计的定制设计平台， 并可以提供深亚微米(45nm)的数字元件特性验证. Virtuoso的主要功能有： 1、绘制电路图 2、绘制版图 3、模拟电路的仿真分析(specture) Virtuoso其他功能：Verilog-Editor、 VerilogA-Editor、 VHDL-Editor、 VHDLAMS

2、-Editor、 Graphics-Editor、Text-Editor,1、Virtuoso简介 2、如何正确进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真,主要内容,Exceed Broadcast 选择用户,设置环境变量：setenv DISPLAY IP:0,打开icfb,使icfb和终端可以同时使用,Tools Library Manager,新建库： FileNew Library,FileNew Cell View,Tool:Composer-Schematic,1、Virtuoso简介 2、如何正确进

3、入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真,主要内容,添加元件,修改元件属性,每次重新打开电路图都要进行设置。,连线需要注意：1、规则 2、快捷,Check and save,添加管脚需要注意：1、命名 2、方向,Make a symbol：Design Create Cellview From Pin List,管脚命名必须与电路图中一致,调用生成的模块,常用的快捷键,i (instance)：插入元件 f (full screen)：全屏幕 w (wire) ：连线 p (pin):加管脚 q (quality

4、):编辑属性,e：进入下一层模块 ctrl+e：返回上一层模块 : 缩小两倍 :放大两倍,1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真,主要内容,仿真环境：Tools Analog Environment,添加库文件：Setup Model Libraries,Browse Add,设定仿真参数:Analyses Choose,节点电流：Outputs To Be Saved Select On Schematic,保存仿真参数：Session Save state,netlist

5、 and run 与run,simulation Output log,瞬态/静态电压、瞬态/静态电流、幅度、相位、工作状态,仿真结果的测量,1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图后仿真,主要内容,必须确保绘制版图需要的工艺文件与版图所在的库是在同一个目录下的,OptionsDisplay Minor spacing,LSW,AV (all visible) ；NV (non visible) ； AS (all selectable) ；NS (non selectable) 。

6、,常用的快捷键,r：绘制长方形 c：copy F4：part/full s：stretch o：添加contact或via i：调用模块 q：修改属性 k：尺 shift+k：取消所有尺 l：加label,x/shift+x：进入底层模块 shift+b：返回顶层模块 shift+z ：缩小一半 ctrl+z：增大两倍 p：path shift+c：chop F3：改变操作属性 shift+f：显示具体层 ctrl+f：显示模块 u：undo,1、Virtuoso简介 2、如何进入Virtuoso 3、电路图的绘制 4、电路图的仿真与分析 5、版图的绘制 6、版图的验证DRC/LVS 7、版图

7、后仿真,主要内容,版图的设计错误可以分成两类： 违反几何设计规则的错误检查工具DRC(Design Rules Check)。 版图与原理图一致性的错误检查工具LVS(Layout versus Schematic)。,Calibre Run DRC,Rules Run DRC,查找错误,LVS(Layout vs. Schematic) Input the netlist,由版图生成.gds文件there is no errors and warning messages,LVS-1,LVS-1,Run LVS,LVS-2,111 # add full/relative path to re

8、place xxx 112 setenv SOURCE_PATH /home/zhaozhe/lvs_as/op_schematic 113 #setenv SOURCE_PATH mpw_08 114 #setenv SOURCE_PATH good 115 116 # add schematic topcell name to replace xxx 117 setenv SOURCE_PRIMARY opamp 118 119 #setenv SOURCE_PRIMARY top_ma 120 #setenv SOURCE_PRIMARY HDPWM_top_with_buffer 12

9、1 #setenv SOURCE_PRIMARY dual_vco_top 122 #setenv SOURCE_PRIMARY dual_vco_vc_gen 123 124 # add full/relative path to replace xxx 125 setenv LAYOUT_PATH /home/zhaozhe/lvs_as/OP_CL_3p.calibre.gds 126 #setenv LAYOUT_PATH mpw_08.gds 127 #setenv LAYOUT_PATH ./gdsDPWM/dual_vco_top.gds 128 129 # add layout topcell name to replace xxx 130 setenv LAYOUT_PRIMARY OP_CL_3p 131 #setenv LAYOUT_PRIMARY mpw_08 132 #setenv LAYOUT_PRIMARY H