DSP课件-高等院校课程 (2).ppt

1、2020年8月12日,DSP技术及应用,1,第2章 TMS320C54x的硬件结构,内容提要 TMS320C54x芯片是一种特殊结构的微处理器，为了快速地实现数字信号处理运算，采用了流水线指令执行结构和相应的并行处理结构，可在一个周期内对数据进行高速的算术运算和逻辑运算。 本章主要介绍TMS320C54x芯片的硬件结构，重点对芯片的引脚功能、CPU结构、内部存储器、片内外设电路、系统控制以及内外部总线进行了讨论。,2020年8月12日,DSP技术及应用,2,第2章 TMS320C54x的硬件结构,2.1 C54x的基本结构,TMS320C54x（简称C54x）是TI公司为实现低功耗、高速实时信

2、号处理而专门设计的16位定点数字信号处理器，采用改进的哈佛结构，具有高度的操作灵活性和运行速度，适应于远程通信等实时嵌入式应用的需要，现已广泛地应用于无线电通信系统中。,2020年8月12日,DSP技术及应用,3,第2章 TMS320C54x的硬件结构,2. C54x的内部结构,TMS320C54x的组成,中央处理器CPU,I/O功能扩展接口,内部总线控制,特殊功能寄存器,数据存储器RAM,程序存储器ROM,串行口,主机通信接口HPI,定时系统,中断系统,2020年8月12日,DSP技术及应用,4,第2章 TMS320C54x的硬件结构,2. C54x的内部结构,TMS320C54x的硬件结构

3、图,2020年8月12日,DSP技术及应用,5,第2章 TMS320C54x的硬件结构,2.3 C54x的内部总线结构,TMS320C54x的结构是以8组16位总线为核心，形成了支持高速指令执行的硬件基础。,总线结构,1组程序总线PB 3组数据总线CB、DB、EB 4组地址总线PAB、CAB、DAB、EAB,2020年8月12日,DSP技术及应用,6,第2章 TMS320C54x的硬件结构,1程序总线PB,主要用来传送取自程序存储器的指令代码和立即操作数。 PB总线既可以将程序空间的操作数据(如系数表)送至数据空间的目标地址中，以实现数据移动，也可以将程序空间的操作数据传送乘法器和加法器中，以

4、便执行乘法-累加操作。,2020年8月12日,DSP技术及应用,7,第2章 TMS320C54x的硬件结构,2数据总线CB 、DB和EB,3条数据总线分别与不同功能的内部单元相连接。 如：CPU、程序地址产生逻辑PAGEN、数据地址产生逻辑 DAGEN、片内外设和数据存储器等。 CB和DB用来传送从数据存储器读出的数据； EB用来传送写入存储器的数据。,3地址总线PAB、CAB、DAB和EAB 用来提供执行指令所需的地址。,2020年8月12日,DSP技术及应用,8,第2章 TMS320C54x的硬件结构,C54x读/写操作占用总线情况,2020年8月12日,DSP技术及应用,9,第2章 TM

5、S320C54x的硬件结构,C54x读/写操作占用总线情况,2020年8月12日,DSP技术及应用,10,第2章 TMS320C54x的硬件结构,2.3 C54x的引脚功能,TMS320C54x芯片采用CMOS制造工艺，整个系列的型号基本上都采用塑料或陶瓷四方扁平封装形式（TQFP）。 不同的器件型号其引脚的个数有所不同。下面 以TMS320VC5402芯片为例,介绍C54x引脚的名称及功能。,2020年8月12日,DSP技术及应用,11,第2章 TMS320C54x的硬件结构, C54x的引脚功能,C5402共有144个引脚，引脚分布如图。,2020年8月12日,DSP技术及应用,12,第2

6、章 TMS320C54x的硬件结构, C54x的引脚功能,TMS320C5402引脚：,电源引脚 时钟引脚 控制引脚 地址和数据引脚,串行口引脚 主机接口引脚 通用I/O引脚 测试引脚,2020年8月12日,DSP技术及应用,13,第2章 TMS320C54x的硬件结构, C54x的引脚功能,1. 电源引脚,C5402采用双电源供电，其引脚有： CVDD（16、52、68、91、125、142）， 电压为+1.8V，为CPU内核提供的专用电源； DVDD（4、33、56、75、112、130）， 电压为+3.3V，为各I/O引脚提供的电源； VSS（3、14、34、40、50、57、70、76

7、、93、 106、111、128），接地。,2020年8月12日,DSP技术及应用,14,第2章 TMS320C54x的硬件结构,2时钟引脚,C5402的时钟发生器由内部振荡器和锁相环PLL构成，其引脚功能如表2.2.1所示。,CLKOUT：主时钟输出引脚,周期为CPU的机器周期。,CLKMD1、CLKMD2和CLKMD3： 设定时钟工作模式引脚，用来硬件配置时钟模式。,X2/CLKIN：时钟振荡器引脚。 若使用内部时钟，用来外接晶体电路； 若使用外部时钟，该引脚接外部时钟输入。,X1：时钟振荡器引脚。 若使用内部时钟，用来外接晶体电路； 若使用外部时钟，该引脚悬空。,TOUT：定时器输出引脚

8、。,2020年8月12日,DSP技术及应用,15,第2章 TMS320C54x的硬件结构,3控制引脚,控制引脚用来产生和接收外部器件的各种控制信号，引脚功能见表2.2.2。,2020年8月12日,DSP技术及应用,16,第2章 TMS320C54x的硬件结构,3控制引脚,2020年8月12日,DSP技术及应用,17,第2章 TMS320C54x的硬件结构,4地址和数据引脚 C5402芯片共有20个地址引脚和16条数据引脚 。 地址引脚用来寻址外部程序空间、外部数据空间和片外I/O空间。 A19A0：可寻址1M的外部程序空间 64K外部数据空间 64K片外I/O空间,2020年8月12日,DSP

9、技术及应用,18,第2章 TMS320C54x的硬件结构,4地址和数据引脚,数据引脚：用于在处理器、外部数据存储器、程序存储器和I/O器件之间进行16位数据并行传输。 D15D0：组成16位外部数据总线。 在下列情况下，D15D0将呈现高阻状态。, 当没有输出时,2020年8月12日,DSP技术及应用,19,第2章 TMS320C54x的硬件结构,5. 串行口引脚 C5402器件有两个McBSP串行口，共有12个外部引脚。,BCLKR0：缓冲串行口0同步接收时钟信号； BCLKR1：缓冲串行口1同步接收时钟信号； BCLKX0：缓冲串行口0同步发送时钟信号； BCLKX1：缓冲串行口1同步发送

10、时钟信号； BDR0：缓冲串行口0的串行数据接收输入； BDR1：缓冲串行口1的串行数据接收输入；,2020年8月12日,DSP技术及应用,20,第2章 TMS320C54x的硬件结构,5. 串行口引脚,BDX0：缓冲串行口0的串行数据发送输出； BDX1：缓冲串行口1的串行数据发送输出； BFSR0：缓冲串行口0同步接收信号； BFSR1：缓冲串行口1同步接收信号； BFSX0：缓冲串行口0同步发送信号； BFSX1：缓冲串行口1同步发送信号。,2020年8月12日,DSP技术及应用,21,第2章 TMS320C54x的硬件结构,6. 主机接口HPI引脚,C5402的HPI接口是一个8位并行

11、口，用来与主设备或主处理器接口，实现DSP与主设备或主处理器间的通信。,2020年8月12日,DSP技术及应用,22,第2章 TMS320C54x的硬件结构,6. 主机接口HPI引脚,HBIL：字节识别信号，用来判断主机送来的数据是 第1字节还是第2字节。,HCNTL0： HCNTL1：,主机控制信号。,用于主机选择所要寻址的寄存器；,2020年8月12日,DSP技术及应用,23,第2章 TMS320C54x的硬件结构,7. 通用I/O引脚,C5402芯片都有2个通用的I/O引脚，分别为：,2020年8月12日,DSP技术及应用,24,第2章 TMS320C54x的硬件结构,8. 测试引脚,C

12、5402芯片具有符合IEEE1149.1标准的在片仿真接口。,2020年8月12日,DSP技术及应用,25,第2章 TMS320C54x的硬件结构,2.4 C54x的中央处理器CPU,CPU是DSP器件的核心部件，它的性能直接关系到DSP器件的性能。 C54x的CPU采用了流水线指令执行结构和相应的并行结构设计，使其能在一个指令周期内，高速地完成多项算术运算。,2020年8月12日,DSP技术及应用,26,第2章 TMS320C54x的硬件结构,CPU包括下列基本部件： 40位算术逻辑运算单元ALU； 2个40位的累加器A和B； 支持-1631位移位范围的桶形移位寄存器； 能完成乘法-加法运算

13、的乘法累加器MAC； 16位暂存寄存器T； 16位转移寄存器TRN； 比较、选择、存储单元CSSU； 指数译码器； CPU状态和控制寄存器。,2020年8月12日,DSP技术及应用,27,第2章 TMS320C54x的硬件结构,2.4.1 算术逻辑运算单元ALU,C54x使用40位的算术逻辑运算单元和2个40位累加器，可完成宽范围的算术逻辑运算。 C54x的大多数算术逻辑运算指令都是单周期指令，其运算结果通常自动送入目的累加器A或B。但在执行存储器到存储器的算术逻辑运算指令时（如ADDM、ANDM、ORM和XORM），其运算结果则存入指令指定的目的存储器。,2020年8月12日,DSP技术及应

14、用,28,第2章 TMS320C54x的硬件结构,ALU的功能框图,2020年8月12日,DSP技术及应用,29,第2章 TMS320C54x的硬件结构,1ALU的输入和输出,根据输入源的不同，ALU采用不同的输入方式。,(1) ALU的X输入源 来自桶形移位寄存器输出的操作数； 来自数据总线DB中的操作数。,(2) ALU的Y输入源 来自累加器A中的数据； 来自累加器B中的数据； 来自数据总线CB中的操作数； 来自T寄存器中的操作数。,2020年8月12日,DSP技术及应用,30,第2章 TMS320C54x的硬件结构,(3) ALU输入数据的预处理,当16位数据存储器操作数通过数据总线DB

15、或CB输入时，ALU将采用两种方式对操作数进行预处理。, 若数据存储器的16位操作数在低16位时，则 当SXM=0时，高24位 ( 3916位 ) 用0填充； 当SXM=1时，高24位 ( 3916位 ) 扩展为符号位。, 若数据存储器的16位操作数在高16位时，则 当SXM=0时，3932位和150位用0填充； 当SXM=1时，3932位扩展为符号位，150位置0。,(4) ALU的输出 ALU的输出为40位运算结果，通常被送至累加器A或B。,2020年8月12日,DSP技术及应用,31,第2章 TMS320C54x的硬件结构,2溢出处理,ALU的饱和逻辑可以对运算结果进行溢出处理。当发生溢

16、出时，将运算结果调整为最大正数（正向溢出）或最小负数（负向溢出）。,当运算结果发生溢出时：, 若OVM=0，则对ALU的运算结果不作任何调整，直接送入累加器；, 若OVM=1，则对ALU的运行结果进行调整。,当正向溢出时，将32位最大正数00 7FFFFFFFH装入累加器； 当负向溢出时，将32位最小负数FF 80000000H装入累加器。,状态寄存器ST0中与目标累加器相关的溢出标志OVA或OVB被置1。,2020年8月12日,DSP技术及应用,32,第2章 TMS320C54x的硬件结构,3进位位C,ALU有一个与运算结果有关的进位位C，位于ST0的11位。进位位C受大多数ALU操作指令的

17、影响，包括算术操作、循环操作和移位操作。,进位位C的功能：, 用来指明是否有进位发生； 用来支持扩展精度的算术运算； 可作为分支、调用、返回和条件操作的执行 条件。,注意： 进位位C不受装载累加器操作、逻辑操作、 非算术运算和控制指令的影响； 可通过寄存器操作指令RSBX和SSBX对 其进行置位和复位。,2020年8月12日,DSP技术及应用,33,第2章 TMS320C54x的硬件结构,4双16位算术运算,若要将ST1中的C16置位，则ALU进行双16位算术运算，即在一个机器周期内完成两个16位数的算术运算，进行两次16位加法或两次16位减法运算。,5其他控制位,除SXM、OVM、C、C16

18、、OVA、OVB外，ALU还有两个控制位。 TC测试/控制标志，位于ST0的12位； ZA/ZB累加器结果为0标志位。,2020年8月12日,DSP技术及应用,34,第2章 TMS320C54x的硬件结构,2.4.2 累加器A和B,C54x芯片有两个独立的40位累加器A和B，可以作为ALU或MAC的目标寄存器，存放运算结果，也可以作为ALU或MAC的一个输入。 在执行并行指令（LD|MAC）和一些特殊指令（MIN和MAX）时，两个累加器中的一个用于装载数据，而另一个用于完成运算。,2020年8月12日,DSP技术及应用,35,第2章 TMS320C54x的硬件结构,2.4.2 累加器A和B,1

19、. 累加器结构,保护位：AG、BG 3932，作为算术计算时的数据位余量，以防止迭代运算中的溢出。,高阶位：AH、BH 3116；,低阶位：AL、 BL 150。,2020年8月12日,DSP技术及应用,36,第2章 TMS320C54x的硬件结构,2.4.2 累加器A和B,2.带移位的累加器存储操作,使用STH、STL、STLM、SACCD等指令或并行存储指令，可以把累加器中的内容保存到数据存储器中。, 使用STH、SACCD和并行存储指令存储累加器内容,先将累加器内容移位，再将高16位存入存储器。,右移存储：AG(BG)右移AH(BH)，AH(BH)存入存储器；,左移存儲：AL(BL)左移

20、AH(BH)，AH(BH)存入存储器。, 使用STL指令存储累加器内容,先将累加器内容移位，再将低16位存入存储器。,右移存储，AH(BH)右移AL(BL)，AL(BL)存入存储器；,左移存储，用0左移AL(BL)，AL(BL)存入存储器。,注意： 移位操作是在存储累加器内容的过程中 同时完成的； 移位操作是在移位寄存器中完成的，累 加器的内容保持不变。,2020年8月12日,DSP技术及应用,37,第2章 TMS320C54x的硬件结构,【例2.4.1】累加器A=FF 0123 4567H，执行带移位的STH和STL指令后，求暂存器T和A的内容。,STH A， 8， T ; A的内容左移8位

21、，AH存入T,0 1,2 3,4 5,6 7,0 0,2 3 4 5,T = 2345H， A=FF 0123 4567H,STH A，-8， T ; A的内容右移8位，AH存入T,4 5,2 3,0 1,F F,F F,F F 0 1,T = FF01H， A=FF 0123 4567H,STL A，8， T ; A的内容左移8位，AL存入T,0 1,2 3,4 5,6 7,0 0,6 7 0 0,T = 6700H， A=FF 0123 4567H,STL A，-8， T ; A的内容右移8位，AL存入T,4 5,2 3,0 1,F F,F F,2 3 4 5,T = 2345H， A=F

22、F 0123 4567H,2020年8月12日,DSP技术及应用,38,第2章 TMS320C54x的硬件结构,2.4.3 桶形移位寄存器,TMS320C54x的40位桶形移位寄存器主要用于累加器或数据区操作数的定标。它能将输入数据进行031位的左移和016位的右移。所移动的位数可由ST1中的ASM或被指定的暂存器T决定。,2020年8月12日,DSP技术及应用,39,第2章 TMS320C54x的硬件结构,1. 组成框图, 多路选择器MUX,MUX,MUX,MUX, 符号控制SC,符号控制SC,符号控制SC, 移位寄存器,移位寄存器 (-1631),移位寄存器 (-1631),移位寄存器 (

23、-1631),移位寄存器 (-1631), 写选择电路,写选择 MSW/LSW,写选择 MSW/LSW,写选择 MSW/LSW, 多路选择器MUX,用来选择输入数据。, 符号控制SC,用于对输入数据进行符号位扩展。, 移位寄存器,用来对输入的数据进行定标和移位。, 写选择电路,用来选择最高有效字和最低有效字。,2020年8月12日,DSP技术及应用,40,第2章 TMS320C54x的硬件结构,5桶形移位寄存器的操作,(1) 控制操作数的符号位扩展,根据SXM位控制操作数进行符号位的扩展。,若操作数为有符号数，则,当SXM=1时，完成符号位扩展； 当SXM=0时，禁止符号位扩展。,若操作数为无

24、符号数，则不考虑SXM位，不执行符号位的扩展。,如：LDU、ADDS和SUBS指令，操作数为无符号数，不进行符号位扩展。,2020年8月12日,DSP技术及应用,41,第2章 TMS320C54x的硬件结构,(2) 控制操作数的移位,根据指令中的移位数，控制操作数进行移位操作。移位数用二进制补码表示，正值时完成左移，负值时完成右移。,移位数的形式：, 5位立即数，取值范围：-1615； ST1中的ASM位，取值范围：-1615； 暂存器T中的低6位数值，取值范围：-1631。,这种移位操作能使CPU完成数据的定标、位提取、扩展算术和溢出保护等操作。,2020年8月12日,DSP技术及应用,42

25、,第2章 TMS320C54x的硬件结构,【例2.4.2】 对累加器A执行不同的移位操作。,ADD A, - 4，B ；A右移4位后加到B中 ADD A, ASM，B ；A按ASM移位后加到B中 NORM A ；按T的数值对A进行归一化,桶形移位寄存器和指数译码器可以将累加器中的数值在一个周期内进行归一化处理。,例如，40位累加器A中的定点数为FF FFFF F001。,2020年8月12日,DSP技术及应用,43,第2章 TMS320C54x的硬件结构,2.4.7 CPU状态和控制寄存器,C54x提供三个16位寄存器来作为CPU状态和控制寄存器，它们分别为：,状态寄存器0（ST0） 状态寄存

26、器1（ST1） 工作方式状态寄存器（PMST）,ST0和ST1主要包含各种工作条件和工作方式的状态； PMST包含存储器的设置状态和其他控制信息。,2020年8月12日,DSP技术及应用,44,第2章 TMS320C54x的硬件结构,2.4.7 CPU状态和控制寄存器,由于这些寄存器都是存储器映像寄存器，因此可以很方便地对它们进行如下数据操作：, 将它们快速地存放到数据存储器； 由数据存储器对它们进行加载； 用子程序或中断服务程序保存和恢复 处理器的状态。,2020年8月12日,DSP技术及应用,45,第2章 TMS320C54x的硬件结构,2.4.7 CPU状态和控制寄存器,1状态寄存器0（

27、ST0）,主要反映处理器的寻址要求和计算机的运行状态。,ST0的结构：,ARP,ARP：辅助寄存器指针。 用来选择使用单操作数间接寻址时的 辅助寄存器AR0AR7。,TC,TC：测试/控制标志。 用来保存ALU测试操作的结果。,C,C：进位标志位。 用来保存ALU加减运算时所产生的进/借位。,OVA/B：累加器A/B的溢出标志。 用来反映A/B是否产生溢出。,DP,DP：数据存储器页指针。 用来与指令中提供的7位地址结合形成1个 16位数据存储器的地址。,2020年8月12日,DSP技术及应用,46,第2章 TMS320C54x的硬件结构,2.4.7 CPU状态和控制寄存器,2状态寄存器1 (

28、ST1),BRAF：块重复操作标志位。 用来指示当前是否在执行块重复操作。 BRAF=0 表示当前不进行重复块操作； BRAF=1 表示当前正在进行块重复操作。,CPL：直接寻址编辑方式标志位； 用来指示直接寻址选用何种指针。 CPL=0 选用数据页指针DP的直接寻址； CPL=1 选用堆栈指针SP的直接寻址。,XF：外部XF引脚状态控制位。 用来控制XF通用外部输出引脚的状态。 执行SSBX XF=1 XF通用输出引脚为1； 执行RSBX XF=0 XF通用输出引脚为0。,HM：保持方式位；响应HOLD信号时，指示 CPU是否继续执行内部操作。 HM=0 CPU从内部程序存储器取指， 继续执

29、行内部操作。 HM=1 CPU停止内部操作。,INTM：中断方式控制位； 用于屏蔽或开放所有可屏蔽中断。 INTN=0 开放全部可屏蔽中断； INTN=1 禁止所有可屏蔽中断。,0：保留位，未被使用，总是读为0。,OVM：溢出方式控制位； 用来确定累加器溢出时，对累加器的加载方式。 OVM=0 将运算的溢出结果直接加载到累加器中； OVM=1 当正溢出时，将007FFFFFFFH加载累加器； 当负溢出时，将FF80000000H加载累加器。,SXM：符号位扩展方式控制位；用来确定数据 在运算之前是否需要符号位扩展。 SXM=0 数据进入ALU之前禁止符号位扩展； SXM=1 数据进入ALU之前

30、进行符号位扩展。,C16：双16位/双精度算术运算方式控制位； 用来决定ALU的算术运算方式。 C16=0 ALU工作在双精度算术运算方式； C16=1 ALU工作在双16位算术运算方式。,FRCT：小数方式控制位； 用来确定乘法器的运算方式。 FRCT=1 乘法器的输出左移一位， 消除多余的符号位。,CMPT：间接寻址辅助寄存器修正方式控制位； 用来决定ARP是否进行修正。 CMPT=0 在进行间接寻址单操作数时，不修正ARP； CMPT=1 在进行间接寻址单操作数时，修正ARP。,ASM：累加器移位方式控制位。 为某些具有移位操作的指令设定一个从-1615范围内的移位值。,主要反映处理器的

31、寻址要求、计算初始状态的设置、I/O及中断的控制等。,2020年8月12日,DSP技术及应用,47,第2章 TMS320C54x的硬件结构,2.4.7 CPU状态和控制寄存器,3工作方式状态寄存器PMST,主要设定和控制处理器的工作方式和存储器的配置，反映处理器的工作状态。,中 断 向 量 指 针,CPU 工 作 方 式 选 择 位,RAM 重 复 占 位 标 志,地 址 可 见 控 制 位,数 据 ROM 映 射 选 择 位,时 钟 输 出 选 择 位,乘 法 饱 和 方 式 位,存 储 饱 和 位,2020年8月12日,DSP技术及应用,48,第2章 TMS320C54x的硬件结构,IPT

32、R：用来指示中断向量所驻留的128字程序存储器的位置； MP/MC：用来确定是否允许使用片内程序存储器ROM OVLY：用来决定片内双寻址数据RAM是否映射到程序空间。 AVIS：用来决定是否可以从器件地址引脚线看到内部程序空间地址线； DROM：用来决定片内ROM是否可以映射到数据存储空间； CLKOFF：用来决定时钟输出引脚CLKOUT是否有信号输出； SMUL：用来决定乘法结果是否需要进行饱和处理； SST：用来决定累加器中的数据在存储到存储器之前，是否需要饱和处理。,2020年8月12日,DSP技术及应用,49,第2章 TMS320C54x的硬件结构,2.5 C54x的存储空间结构,C

33、54x共有192K字的存储空间，分成3个相互独立可选择的存储空间：, 64K字（16位）的程序存储空间； 64K字（16位）的数据存储空间； 64K字（16位）的I/O空间。,程序存储空间：用来存放要执行的指令和指令执行中所需要的系数表(数学用表)； 数据存储空间：用来存放执行指令所需要的数据； I/O存储空间：用来提供与外部存储器映射的接口，可以作为外部数据存储空间使用。,2020年8月12日,DSP技术及应用,50,第2章 TMS320C54x的硬件结构,2.5 C54x的存储空间结构,所有C54x芯片都含有片内RAM和ROM。,片内RAM,SARAM,DARAM, 单寻址RAM, 双寻址

34、RAM,DARAM：由存储器内的一些分块组成。 每个DARAM块在单周期内能被访问2次。,SARAM：由存储器分块组成。 每个SARAM块在单周期内只能被访问1次。,2020年8月12日,DSP技术及应用,51,DARAM和SARAM既可以被映射到数据存储空间用来存储数据，也可以映射到程序空间用来存储程序代码。,片内ROM：主要存放固化程序和系数表。一般构成程序存储空间，也可以部分地映射在数据存储空间。,2020年8月12日,DSP技术及应用,52,第2章 TMS320C54x的硬件结构,2.5 C54x的存储空间结构,片内存储器的优点：, 不需要插入等待状态； 与外部存储器相比，成本低； 比

35、外部存储器功耗小。,2020年8月12日,DSP技术及应用,53,第2章 TMS320C54x的硬件结构,2.5 C54x的存储空间结构,C54x片内存储器资源配置,2020年8月12日,DSP技术及应用,54,第2章 TMS320C54x的硬件结构,2.5.1 存储空间结构,C54x所有内部和外部程序存储器及内部和外部数据存储器分别统一编址。 内部RAM总是映射到数据存储空间，但也可映射到程序存储空间。 ROM可以灵活地映射到程序存储空间，同时也可以部分地映射到数据存储空间。 存储空间的任何一种存储器都可以驻留在片内或片外。,2020年8月12日,DSP技术及应用,55,第2章 TMS320

36、C54x的硬件结构,TMS320VC5402存储器配置结构,2020年8月12日,DSP技术及应用,56,第2章 TMS320C54x的硬件结构,2.5.2 程序存储空间,程序存储空间用来存放要执行的指令和执行中所需的系数表。 C5402共有20条地址线，可寻址1M字的外部程序存储器。它的内部ROM和DARAM可通过软件映射到程序空间。当存储单元映射到程序空间时，CPU可自动地按程序存储器对它们进行寻址。 如果程序地址生成器（PAGEN）产生的地址处于外部存储器，CPU可自动地对外部存储器寻址。,2020年8月12日,DSP技术及应用,57,第2章 TMS320C54x的硬件结构,2.5.2

37、程序存储空间,1程序存储空间的配置,程序存储空间可通过PMST寄存器的MP/MC和OVLY控制位来设置内部存储器的映射地址。, MP/MC控制位用来决定程序存储空间是否使用内部存储器。,当MP/ MC=0时，称为微计算机模式。 4000HEFFFH程序存储空间定义为外部存储器； F000HFEFFH程序存储空间定义为内部ROM； FF00HFFFFH程序存储空间定义为内部存储器。,当MP/ MC=1时，称为微处理器模式。 4000HFFFFH程序存储空间定义为外部存储器 。,2020年8月12日,DSP技术及应用,58,第2章 TMS320C54x的硬件结构,1程序存储空间的配置,当OVLY=

38、 0时，程序存储空间不使用内部RAM。 0000H3FFFH全部定义为外部程序存储空间，此时内部RAM只作为数据存储器使用。,当OVLY= 1时，程序存储空间使用内部RAM。内部RAM同时被映射到程序存储空间和数据存储空间。 0000H007FH保留，程序无法占用； 0080H3FFFH定义为内部DARAM。, OVLY控制位用来决定程序存储空间是否使用内部RAM。,2020年8月12日,DSP技术及应用,59,第2章 TMS320C54x的硬件结构,微计算机模式：,OVLY=1,0000H007FH 保留,0080H3FFFH 内部DARAM,0000HEFFFH 外部存储器,4000HEF

39、FFH 外部存储器,F000HFEFFH 内部ROM,FF00HFF7FH 保留,FF80HFFFFH 中断矢量表,FF00HFF7FH 保留,F000HFEFFH 内部ROM,OVLY=0,FF80HFFFFH 中断矢量表,2020年8月12日,DSP技术及应用,60,第2章 TMS320C54x的硬件结构,微处理器模式：,OVLY=1：,0000H007FH 保留,0080H3FFFH 内部DARAM,4000HFF7FH 外部存储器,FF80HFFFFH 中断矢量表,OVLY=0：,0000HFF7FH 外部存储器,FF80HFFFFH 中断矢量表,2020年8月12日,DSP技术及应用

40、,61,第2章 TMS320C54x的硬件结构,2程序存储空间的分页扩展,在C54x系列芯片中，有些芯片采用分页扩展的方法，使程序存储空间可扩展到1M8M。,如：C5409和C5416可扩展到8M。 C5402有20条外部程序地址总线，其程序 空间只能扩展到1M。,2020年8月12日,DSP技术及应用,62,第2章 TMS320C54x的硬件结构,2程序存储空间的分页扩展,分页扩展技术的特点： 有20或23条外部程序地址线，可寻址1M或8M存储空间； 有1个额外的存储器映像寄存器程序计数器扩展寄存器XPC； 有6条寻址扩展程序空间的指令，用于寻址扩展程序空间。,2020年8月12日,DSP技

41、术及应用,63,第2章 TMS320C54x的硬件结构,2程序存储空间的分页扩展,当OVLY=0时，内部RAM不允许映射到程序空间，程序空间分成128页，每页64K。,2020年8月12日,DSP技术及应用,64,第2章 TMS320C54x的硬件结构,2程序存储空间的分页扩展,当OVLY=1时，片内RAM允许映射到程序空间，程序存储器的每一页都由两部分组成：32K字的公共块和32K字的专用块。,公共块可由所有页共享； 专用块只能按指定的页号寻址。,当MP/MC=0时，片内ROM只能允许安排在第0页的程序空间，不能映射到其它页。,2020年8月12日,DSP技术及应用,65,第2章 TMS32

42、0C54x的硬件结构,2程序存储空间的分页扩展,为了便于软件进行页切换，设置了6条影响XPC的专用指令： FBD长跳转指令； FBACCD长跳转到累加器A或B所 指定的位置； FCALAD长调用累加器A或B所指 定的位置； FCALLD长调用指令； FRETD长返回； FRETED带中断使能的长返回指令。,2020年8月12日,DSP技术及应用,66,第2章 TMS320C54x的硬件结构,3内部ROM,C5402共有4K字的内部ROM。,F000HF7FFH：用户专用程序，由TI公司固化； F800HFFFFH：TI公司定义。,2020年8月12日,DSP技术及应用,67,第2章 TMS32

43、0C54x的硬件结构,3内部ROM,TI公司定义的内容：, 引导程序。,从串行口、外部存储器、I/O口、主机接口进行自动加载引导程序。, 256字律扩展表。 256字A律扩展表。 256字正弦函数值查找表。 保留 中断向量表。,F800H FBFFH FC00HFCFFH FD00HFDFFH FE00HFEFFH FF00HFF7FH FF80HFFFFH,2020年8月12日,DSP技术及应用,68,第2章 TMS320C54x的硬件结构,2.5.3 数据存储空间,用来存放执行指令所使用的数据，包括需要处理的数据或数据处理的中间结果。,1数据存储空间的配置,C54x的数据存储空间由内部和外

44、部存储器构成，共有64K字，采用内部和外部存储器统一编址。,DROM=0： 0000H3FFFH内部RAM； 4000HFFFFH外部存储器； DROM=1： 0000H3FFFH内部RAM； 4000HEFFFH外部存储器； F000HFEFFH片内ROM； FF00HFFFFH保留。,2020年8月12日,DSP技术及应用,69,第2章 TMS320C54x的硬件结构,2.5.3 数据存储空间,1数据存储空间的配置,当CPU发生的数据地址处于内部存储器的范围内时，直接对内部数据存储器寻址。 当CPU发生的数据地址不在内部存储器的范围内时，CPU自动对外部数据存储器寻址。,2020年8月12

45、日,DSP技术及应用,70,第2章 TMS320C54x的硬件结构,C54x的内部数据存储器由SARAM、DARAM和内部ROM组成。,1数据存储空间的配置,当DROM=0时，内部ROM不映射到数据空间； 当DROM=1时，部分内部ROM映射到数据存储空间。,C54x片内数据存储器容量,2020年8月12日,DSP技术及应用,71,第2章 TMS320C54x的硬件结构,C5402数据存储空间结构,0000H0050H 存储器映像寄存器,0060H007FH 暂存器SPRAM,0080H3FFFH 内部DARAM,4000HEFFFH 外部存储器,DROM=1 使用内部ROM,F000HFEFFH 内部ROM,FF00HFF