Chapter03_单片机结构及原理.ppt

1、,3.1 单片机的结构,3.2 单片机的存储器,3.3 特殊功能寄存器,第3章 单片机结构及原理,3.4 输入/输出端口,3.5 时钟及复位电路,3.6 低功耗方式, 8位CPU, 片内128B RAM, 片内4KB ROM（AT89S52为8K）, 特殊功能寄存器区SFR（Special Function Registers）, 2个优先级的5个中断源结构（AT89S52有6个）, 4个8位并行口：P0、P1、P2、P3,1、MCS-51单片机的主要功能特点,51基本型,3.1.1 标准型单片机组成及结构,3.1 单片机结构, 2个16位定时器/计数器（T/C）（AT89S52有3个）, 1

2、个全双工串行口UART, 布尔处理机 位处理机,(10) 64KB外部RAM地址空间,(11) 64KB外部ROM地址空间,(12) 片内时钟电路及振荡器,(13) 指令系统 (111条),通用异步收发器,半双工 即可接受又可发送，但不同时,单工 只接收或只发送,可同时接收或发送,3.1.1 标准型单片机组成及结构,3.1.1 标准型单片机组成及结构,AT89S51/S52的基本组成功能框图,2、MCS-51单片机的基本组成,3.1.1 标准型单片机组成及结构,AT89S51/S52的内部结构框图,3、单片机的内部结构分析,CPU,内 部 总 线,面向用户的结构,共40条引线,用户的内特性,用

3、户外特性,图2-2 MCS-51功能框图,逻辑结构框图,3.1.1 标准型单片机组成及结构,3、单片机的内部结构分析,1）中央处理器（CPU）,2）存储器,3）I/O口,MCS-51单片机有4个8位并行口，含1个全双工串行口UART，2个16位的T/C。,由运算器和控制逻辑组成。主要功能是产生各种控制信号，控制存储器、I/O端口的数据传送、数据运算及位处理等操作。采用SFR集中控制。,程序存储器ROM，存放程序和编好的表格及常数等。,数据存储器RAM：存放中间结果、数据暂存、缓冲及存放标志位等。,3.1.1 标准型单片机组成及结构,3.1.2 引脚定义及功能,1、管脚布局,40引脚，双列直插式

4、结构,RST/VPD,Vss,Vcc,3.1.2 引脚定义及功能,1、引脚布局,控制口线 PSEN、ALE、EA/VPP、RST 共4根,2、引脚的功能分类,I/O口线 P0 、 P1 、 P2 、 P3 共32根,电源 Vcc、 Vss 共2根,时钟 XTAL1、 XTAL2 共2根,数据/地址复用口,I/O口,双功能口,共40根引脚线,3.1.2 引脚定义及功能,复位信号：高电平复位CPU，低电平CPU工作,ALE,名称,功能,片外取指信号（片外程序存储器读）输出端低电平有效。通过P0口读回指令或常数。 用于控制（使能）片外程序存储器,RST,3、单独的控制信号引脚,地址锁存信号。 ALE

5、低电平时， P0口出现数据信息； ALE高电平时， P0口出现地址信息。,程序存储器选择信号,0 时，选外部ROM；,1，地址小于4k时，选内部ROM,地址大于4k时，选外部ROM,P0口是数据/地址复用口,用下降沿 锁存P0口的低8位地址到外部锁存器,3.1.2 引脚定义及功能,A0A7,D0D7,I/O,控 制 总 线 CB,数据总线 DB,地址总线 AB,利用三条总线， 可方便地进行系统扩展。,晶振 033MHZ,4、单片机的三总线结构,3.1.2 引脚定义及功能,地址总线AB（A15 A0）宽16位 片外寻址64KB,P0.7P0.0,A7A0,P2.7P2.0,A15A8,数据总线D

6、B（D7 D0）宽8位 双向、三态,P0.7P0.0,D7D0,控制总线CB 宽12位,P3口的第二功能状态加上控制线,ALE,RESET,3.1.2 引脚定义及功能,4、单片机的三总线结构,仅用来访问 外部程序存储器 和外部数据存储器,3.2 MCS-51的存储器,存储器,数据存储器,程序存储器,对单片机来讲，ROM和RAM的寻址机构和寻址方式是分开的。,ROM、 EPROM E2ROM或FLASH,RAM,按地址访问的一维线性（逻辑）空间,单片机,容量小仅256B,容量大达64KB,普林斯顿结构(冯诺依曼),哈佛结构,PC,从物理上分，MCS-51分为4个存储空间,片内程序存储器 ROM,

7、片内数据存储器 RAM,片外程序存储器 ROM,片外数据存储器 RAM（I/O）,从逻辑上分，MCS-51分为3个逻辑空间, 片内、外统一编址的程序存储器地址空间, 256B或384B片内数据存储器地址空间, 64KB片外数据存储器或I/O地址空间,片内固有,需要扩展,需要扩展,PC,3.2 MCS-51的存储器,3.2.1 存储器结构和地址空间,从功能上分，MCS-51分为5个地址空间, 程序存储器 ROM, 片内数据存储器 RAM, 特殊功能寄存器区 SFR, 位寻址区, 外部扩展的数据存储器 RAM（I/O）区,3.2.1 存储器结构和地址空间,AT89S51的存储结构与地址空间,3.2

8、.1 存储器结构和地址空间,3.2.2 程序存储器,51子系列（AT89S51）内部有4KB ROM,地址：0000H 0FFFH,51子系列（AT89S51）外部的ROM,地址：1000H FFFFH,52子系列（AT89S52）内部有8KB ROM,地址：0000H 1FFFH,AT89S52：2000H FFFFH,3.2 MCS-51的存储器,0000H,0FFFH,0FFFH,0000H,1000H,FFFFH,AT89S51,51系列程序存储器配置图,4KB,3.2.2 程序存储器,0000H,1FFFH,1FFFH,0000H,2000H,FFFFH,AT89S52,52系列程序

9、存储器配置图,8KB,3.2.2 程序存储器,3.2.2 程序存储器,程序存储器的入口地址 0000H： 复位后，程序将从0000H开始执行。 单片机有5个中断源，其相应的入口地址安排在程序存储器的固定单元，不得随意被其它程序指令占用 ： 0003H：外部中断0入口。 000BH：定时器0溢出中断入口。 0013H：外部中断1入口。 001BH：定时器1溢出中断入口。 0023H：串行口中断入口。 002BH：定时器2溢出中断入口。（仅AT89S52/C52有）,3.2.3 数据存储器,内部数据存储器从物理上分为几个不同的块：,AT89S51,128B RAM （地址00H7FH）,128B

10、SFR （地址80HFFH）,AT89S52,128B RAM （地址00H7FH）,128B SFR (地址80HFFH）,256B,384B,间接寻址,直接寻址,128B RAM （地址80HFFH）,间接、直接寻址均可,直接寻址,内部数据存储器 RAM 地址：00HFFH,3.2 MCS-51的存储器,MCS-51内部 RAM配置,直接寻址,内部数据存储器配置图,地址重叠,256B,384B,间接寻址,仅52 系列有,直接寻址,间接、直接寻址皆可,3.2.3 数据存储器,1、内部RAM区（MCS-51）,MCS-51内部RAM只有128B,内部RAM区 分为三部分,地址：00H7FH,7

11、FH 00H,3.2.3 数据存储器,0FH 08H,17H 10H,2FH 20H,7FH 30H,80个字节 RAM,只能按字节寻址,16个字节分为 128个RAM位,可按位也可按字节寻址,四个工作寄存器区,内部RAM区功能配置图,00H,1FH,07H 00H,1FH 18H,也可作普通RAM使用,3.2.3 数据存储器, 通用寄存器组 32个RAM单元,共4个区，每个区8个通用工作寄存器 R0R7。,“区”的选择由程序状态字PSW中的RS1和RS0确定。,3.2.3 数据存储器, 位寻址区 （16个RAM单元 + 12个SFR）, 字节地址：20H 2FH, 16个 RAM 字节共12

12、8个 RAM 位, 位地址：00H 7FH, 12个SFR中的93位具有位寻址功能,位寻址区,128个RAM位,93个SFR位, 布尔处理机数据存储器的主要组成部分,共221位,字节地址能被8所整除的,构成,其中3位无定义,3.2.3 数据存储器, 用户RAM区（数据缓冲区）共80个单元,字节地址：30H 7FH,MCS-51单片机复位时，堆栈指针SP指向 07H 单元。,片内RAM的部分单元可用作堆栈。,MCS-51的栈区不是固定的，为避开工作寄存器区、位寻址区，用户堆栈一般设置在 30H 7FH 之间。,真正的RAM单元,SP 指针是可编程的寄存器。,3.2.3 数据存储器,寻址空间64K

13、B,采用寄存器间接寻址方式,间址寄存器有R0、R1（256B）,数据指针DPTR（64KB）,采用MOVX指令单片机产生读/写信号，对外部RAM产生读写操作。,2、外部数据存储器,FFFFH,0000H,MOVX A，Ri,MOVX A，DPTR,MOVX Ri，A,MOVX DPTR ，A,“读”指令,“写”指令,通过三条总线扩展,3.2.3 数据存储器,1、程序计数器PC,16位专用寄存器 ，寻址范围64KB。,此时的程序是顺序执行的。,通电时自动复位，运行时可手动复位，复位 后， PC的,内容自动清零。,用来存放下一条要执行的指令的地址。CPU取指令时，将 PC内容经地址总线送到程序存储

14、器，从该地址单元取回 指令，译码并执行；同时，PC自动加1。,如果程序需要转移，可在程序中安排转移或条件转移指令,（JMP或JNC）、调用子程序指令CALL等。,23个专用（3个属于52），其中5个是双字节寄存器；PC物理上是独立的，其余22个属于SFR块（共占用26个字节）。,3.3 特殊功能寄存器,74H,0001H,08H,0002H,24H,0003H,04H,0004H,02H,22H,00H,0005H,0006H,0007H,2200H,78H,2201H,74H,2202H,2202H,下一条指令,演示PC的作用,PC管理程序执行顺序的过程：,3.3 特殊功能寄存器,2、累加器

15、A 地址：0E0H,最常用的一个专用寄存器,大部分单操作数指令的操作数取自A,很多双操作数指令的一个操作数取自A,算术运算和逻辑运算的结果放在A或AB中,指令系统采用A （或ACC）作为累加器的标识符,例：INC A,；A中的值加1，结果放回A,ADD A，#data,位寻址功能,3.3 特殊功能寄存器,3、寄存器B 地址：0F0H, 8位寄存器,与累加器 A 配合使用，一般用于乘除法运算,例：MUL AB,DIV AB,次累加器,作 一 RAM单元用,余 B,3.3 特殊功能寄存器,4、程序状态字PSW 地址：0D0H, 8位寄存器，存放程序的状态信息,格式如下：,进/借位标志CY（PSW.

16、7）,加法运算时，如果D7有进位，则CY=1，否则CY=0。,减法运算时，如果D7有借位，则CY=1，否则CY=0。,布尔运算中被定义为位累加器。,PSW,D7 D0,CY,3.3 特殊功能寄存器,辅助进位标志AC（PSW.6）,8位加法运算时，如果低半字节的D3向D4有进位，则 AC=1，否则AC=0。,8位减法运算时，如果低半字节的D3向D4有借位，则AC=1，否则AC=0。,标志F0（PSW.5）,由用户定义。,可用软件来使它置“1”、或清“0”。,可由软件测试F0来控制程序流向。,AC,3.3 特殊功能寄存器,工作寄存器区选择位RS1 、RS0（PSW.4、 PSW .3）,通过软件来

17、改变RS1 、RS0的组合，以确定当前 工作寄存器区。,PSW.4 PSW.3,用布尔操作来改变,3.3 特殊功能寄存器,溢出标志OV（PSW.2）,作为有符号数加、减法时由硬件置位或清除，以指示运算结果是否溢出。,执行加/减法指令时，用Ci 表示i位向i+1有进/借位。,1) 第6位向第7位有进/借位，而第7位不向CY进/借位时；,2) 第6位不向第7位进/借位，而第7位向CY有进/借位时；,OV=1, 否则 OV=0。,若OV=1，意味着加/减法的结果已超出了一个字节 有符号补码数 所表示的范围（-128 +127）。,3.3 特殊功能寄存器,D7D6D5D4 D3D2D1D0,例：,0

18、1 0 1 0 1 1 0 （+86）(正),0 0 1 1 0 0 1 0 (+50） (正),0,0,0,1,0,0,0,1,此时C6=1、 C7=0 则,D7D6D5D4 D3D2D1D0,1 0 0 1 0 1 1 0 （-106）(负),1,1,0,1,1,1,0,0,1,( +136) (正),(-197) (负),符 号 位,1,1 0 1 0 0 1 0 1 （-91） (负),Cy,3.3 特殊功能寄存器,奇偶标志P（PSW.0）, 每个指令周期都由硬件置位或清零，以表示累加器A中值为“1”的位数的奇偶性。, 该标志可用于串行数据通讯，验证数据传输的可靠性。,P =,1 A中

19、1的个数为奇数,0 A中1的个数为偶数,3.3 特殊功能寄存器,?,思 考,后，程序状态字 PSW中 CY，AC，OV，P 的状态是什么？,3.3 特殊功能寄存器,D7D6D5D4 D3D2D1D0,0 1 1 1 1 1 1 1 （7FH）,0 1 0 0 0 1 1 1 （47H）,0,1,1,0,0,0,1,1,（C6H）,MOV A, #7FH,ADD A, #47H,执行第一条指令后P=1，执行第二条指令后P=0。,此时C6=1、 C7=0 则,3.3 特殊功能寄存器,5、堆栈指针 SP,8位寄存器，存放栈顶地址。,保护CPU现场和断点地址,作用：,工作方式：“先进后出”或“后进先出

20、”,数据压入堆栈时，SP自动加1,数据弹出堆栈时，SP自动减1,SP始终指向栈顶地址,中断时,转子程序时,栈区“向上生成”,按“先进后出”工作原则，由SP组织的内部 RAM区域，被称为堆栈。,3.3 特殊功能寄存器,例：堆栈操作,;建立堆栈,;压入操作,;弹出操作,A的内容,B的内容,MOV SP, #60H,PUSH ACC,PUSH B,POP direct,direct,栈 底,3.3 特殊功能寄存器,6、数据指针 DPTR,16位寄存器，高字节用DPH表示，低字节用DPL表示。,对外部 RAM 或 I/O 口寻址，范围64KB。,例：,MOVX A，DPTR,MOVX DPTR， A,

21、;将外部RAM中地址为DPTR的单元内容读到A中,;将A中的内容写到外部RAM中地址为DPTR的单元,MOVC A， A+DPTR,;采用基址+变址的方法读程序存储器内的表格常数,;DPTR为基址寄存器， A为变址寄存器,（DPTR）,A,(A),DPTR,(A)+(DPTR),A,3.3 特殊功能寄存器,3.3 特殊功能寄存器,AT89S51/S52有两个16位的数据指针寄存器DPTR0和DPTR1（其它的MCS-51系列多数只有一个）。 指令系统中只有DPTR一种表示方法，需要通过辅助寄存器1（AUXR1）的DPS位来选择DPTR0或DPTR1。 当DPS=1时，选择DPTR0； 当DPS

22、=0时，选择DPTR1。 AUXR1的字节地址为A2H。,7、I/O 端口P0 P3 地址:80H 90H 0A0H 0B0H,专用寄存器P0 P3分别是端口P0 P3的锁存器。,8、串行数据缓冲器 SBUF 地址:99H,存放欲发送的数据,存放已接收到的数据,一个地址: 99H,9、定时/计数器 T0、T1,MCS-51系列有2个16位定时/计数器T0 、T1,MCS-52系列增加了1个16位定时/计数器T2,SBUF,两个缓冲器共用,“写”发送缓冲器,“读”接收缓冲器,MOV SBUF, A,MOV A, SBUF,3.3 特殊功能寄存器,10、其他控制寄存器,3.3 特殊功能寄存器,MU

23、X,3.4.1 P0口,1、作地址/数据复用口（真正的双向口）,P0.X 引脚,读锁存器,写锁存器,内部总线,读引脚,地址/数据 控制,VCC,T0,T1,P0口位结构,只有输出数据/地址时，控制信号为1，MUX接通上面； 其他情况时，控制信号为0，MUX接通下面。,3.4 I/O端口,2、P0口作通用I/O口使用，输入时（准双向口）：,先向锁存器写“1”,T0、T1截止,读引脚信号,1,0,0,读,外部接上拉电阻,3.4.1 P0口,MUX,P0.X 引脚,读锁存器,写锁存器,内部总线,读引脚,地址/数据 控制,VCC,T0,T1,P0口位结构,P0口作通用I/O口使用，输入时（准双向口）：

24、,1,1,0,如果先写“0”,被嵌位成低电平,3.4.1 P0口,作通用I/O（准双向口）,读锁存器,写锁存器,内部总线,读引脚,内部上拉电阻,P1口位结构,3.4 I/O端口,3.4.2 P1口,P1口：通用I/O口（准双向口）,读锁存器,写锁存器,内部总线,读引脚,内部上拉电阻,0,1,0,1,0,1,输出,输入,“读引脚”,P1口位结构,作输出时不用先写1，作输入时必须先写1。,3.4.2 P1口,作通用I/O口输出时：,将“1”写入锁存器,输出高电平,将“0”写入锁存器,输出低电平,作通用I/O口输入时：口锁存器必须先写“1”,先将“1”写入锁存器，使T截止，口线上的数据取决于外部输入

25、。,P1口的驱动能力：驱动4个TTL门,内部总线为,引脚为,“高电平”,“低电平”,“1”,“0”,准双向口,3.4.2 P1口,P1.0,T2,计数器2的外部输入,P1.1,T2EX,计数器2的捕获触发和双向控制,P1.6,MISO,主机输入，用于在系统编程,P1.7,SCK,第二功能,作 用,口线,P1.5,MOSI,主机输出，用于在系统编程,3.4 I/O端口,AT89S51的P1口的第二功能状态,3.4.2 P1口,串行时钟，用于在系统编程,AT89S51的P1口其中的5位有第二功能。,准双向口,3.4 I/O端口,3.4.3 P2口,1、通用I/O（准双向口）,地址,控制,上拉电阻,

26、3.4.3 P2口,2、地址总线（准双向口）,地址,控制,读锁存器,写锁存器,内部总线,读引脚,T,P2口位结构,Vcc,MUX,上拉电阻,3.4.3 P2口,P2口作通用I/O口使用时：,准双向口。MUX倒向左边，输出级与锁存器“Q”端接通，P2口I/O操作完全与P1口相同。,P2口作地址总线高8位使用时：,在CPU的控制下， MUX倒向右边，接通内部地址总线，P2口的口线状态取决于片内输出的地址信息。,P2口的驱动能力：驱动4个TTL门,3.4.3 P2口,第二功能,作 用,口线,3.4 I/O端口,P3口的第二功能状态,3.4.4 P3口,P3口位结构,第二功能(输入线),1、通用I/O

27、,第二功能(输出线) （始终保持高电平）,3.4.4 P3口,P3口位结构,第二功能(输入线),2、第二功能，即控制线（双功能口）,第二功能(输出线),1,1,0,（Q保持高电平）,始终为1,3.4.4 P3口,P3作第一功能（通用I/O）口使用时：,输出控制线为高电平，与非门的输出取决于锁存器“Q”端的状态，P3口的I/O操作和P1口相同。,P3作第二功能口使用时：,口线锁存器必须为“1”，与非门的输出取决于第二功能输出线。,P3的驱动能力：驱动4个TTL门,作第二功能输入时，信号取自第一个缓冲器的输出端；第二个缓冲器的输出，仍是第一功能的读引脚信号缓冲器。,3.4.4 P3口,寄存器 内

28、容,寄存器 内 容,复位后内部寄存器状态,PC 0000H,ACC 00H,B 00H,PSW 00H,SP 07H,DPTR 0000H,P0P3 0FFH,IP xx00 0000B,IE 0 x00 0000B,TMOD 00H,TCON 00H,TH0 00H,TL0 00H,TH1 00H,TL1 00H,SCON 00H,SBUF xxxx xxxxB,PCON 0 xxx 0000B,3.5 复位及时钟电路,3.5.1 复位电路,AUXR xxx0 0 xx0B,AUXR1 xxxx xxx0B,KR,+5V,RST高电平有效,大于两个机器周期,3.5.1 复位电路,3.5.1 复位电路,（a） 上电复位 （b）按键脉冲复位 （c）按键电平复位,Vcc：接+5V电源端,Vss：接地端,XTAL1：片内振荡电路输入端,XTAL2：片内振荡电路输出端,内时钟方式：,在XTAL1、XTAL2上外接定时元件，使其形成自激振荡器。,时钟电路：,内时钟方式,外时钟方式,3.5 复