计算机组成实验课件.ppt

1、2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,1,计算机组成实验课件,教师： 单位：计算机专业实验教学中心,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,2,目 录,计算机组成实验课程简介 计算机系统概述 基于FPGA的现代计算机组成实验 QUARTUS II开发环境与EDA实验台简介 实验一 QUARTUS II开发环境及EDA实验台 实验二 运算组成实验 实验三 存储器实验 实验四 微控制器实验 实验五 总线控制实验 实验六 基本模型机设计与实现,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应

2、用实验室,3,计算机组成实验课程简介,课程名称及性质：计算机组成实验 必修 课程类别：实践教学环节 实验学时：32 面向专业：计算机科学与技术 实验目的和任务： 在EDA实验台的FPGA上，设计并实现一个简单的模型计算机。通过组装调试实验样机，分析、排除各种实验故障，使学生更好的掌握计算机组成原理知识，提高实践动手能力。 考核方式：实验技能成绩+实验报告成绩,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,4,计算机系统概述,计算机硬件系统的基本构成,总线系统：各部件之间传送信息的通路和器件,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理

3、及应用实验室,5,计算机系统概述,计算机的组成部件 计算机的5大部件中，如图 3所示。运算器和控制器是信息处理的中心部件，所以它们合称为“中央处理单元”（CPU：Central Processing Unit）。存储器、运算器和控制器在信息处理操作中起主要作用，是计算机硬件的主体部分，通常被称为“主机”。而输入设备和输出设备统称为“外部设备”，简称为外设或I/O设备。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,6,计算机系统概述,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,7,基于FPGA的现代计算机组成实验,CPU

4、的设计技术与实现方法进入全新的时代 电子类的新技术项目的开发也更多地依赖于FPGA技术的应用，特别是随着HDL等硬件描述语言综合工具功能和性能的提高，计算机中许多重要的元件，包括CPU都用硬件描述语言来设计和表达，许多CPU（如8051单片机、8086等），硬核嵌入式系统（如ARM、Excalibue系列FPGA）、软核嵌入式系统（如Nios），微机CPU，乃至整个计算机系统都用FPGA来实现，即所谓的单片系统：SOC和SOPC（System On a Chip、System On a Programmerble Chip ）。 美国赢通系统公司（Wincom Systems）推出一款令人惊叹

5、的服务器，其核心部分由FPGA完成的超强功能CPU。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,8,基于FPGA的现代计算机组成实验,FPGA简介 FPGA（Field Programmable Array） ：现场可编程门阵列。FPGA器件的基本结构为门阵列，通过改变内部连线的布线来编程。FPGA器件基本结构如下图所示。,返回,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,9,HDL硬件描述语言简介 HDL硬件描述语言，对数字系统建模。利用EDA软件，借助HDL硬件描述语言，可以将待设计系统的逻辑功能、实现该功能的算

6、法、选用的电路结构和逻辑模块，以及系统的各种非逻辑约束输入到计算机，使计算机辅助数字系统设计成为可能，从而大提高了设计效率。 有两种HDL被IEEE列为标准，它们是：VHDL 和 Verilog 。,返回,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,10,硬件描述语言VHDL VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescriptionLanguage,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言。自IEEE公布了VHDL的标准版本，IEEE-107

7、6（简称87版)之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的内容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。,返回,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,11,硬件描述语言Verilog VerilogHDL是在最广泛使用的C语言的基础上发展起来的一种硬件描述语言，它是由GDA(GatewayDe

8、sign Automation)公司的PhilMoorby在1983年末首创的，最初只设计了一个仿真与验证工具，之后又陆续开发了相关的故障模拟与时序分析工具。1985年Moorby推出它的第三个商用仿真器Verilog-XL,获得了巨大的成功，从而使得VerilogHDL迅速得到推广应用。1989年CADENCE公司收购了GDA公司，使得VerilogHDL成为了该公司的独家专利。1990年CADENCE公司公开发表了VerilogHDL,并成立LVI组织以促进VerilogHDL成为IEEE标准，即IEEE Standard 1364-1995.,返回,2020/9/13,哈尔滨工程大学 计

9、算机科学与技术学院 计算机原理及应用实验室,12,基于FPGA的现代计算机组成实验,现代计算机组成实验发展趋势 传统的计算机组成实验台体积庞大，使用的芯片种类繁多，实验中需要花许多时间进行大量的连线，系统的可靠性低，由于芯片或连线出现的各种故障排查困难。传统的实验方式完全脱离现代计算机实际组成技术和测试技术（现代测试技术包括JTAG、嵌入式逻辑分析仪等）。 使用大规模FPGA、EDA软件工具和IEEE标准硬件描述语言构建的现代计算机组成实验系统取代传统的计算机组成实验已成为势在必行。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,13,基于FPGA的现代计算

10、机组成实验,基于FPGA的现代计算机组成实验的特点与优势 现代计算机组成实验的CPU核心部分由FPGA设计实现，通过FPGA与单片机的接口，将CPU核心部件中的指令寄存器、程序计数器、地址寄存器、暂存寄存器、运算寄存器、缓冲寄存器、存储器、微地址寄存器、输入缓冲寄存器等大量的数据实时地在数码管和LCD液晶显示屏显示出来。各类操作指示、数据动态流向显示，直观明了。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,14,QUARTUS II开发环境与EDA实验台简介,QUARTUSII开发环境介绍 Altera Quartus II 设计软件提供完整的多平台设计环

11、境，它可以轻易满足特定设计的需要。它是可编程片上系统(SOPC) 设计的综合性环境。Quartus II软件拥有 FPGA 和 CPLD 设计的所有阶段的解决方案。Quartus II 设计流程如图4所示。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,15,QUARTUS II开发环境与EDA实验台简介,图4 Quartus II 设计流程,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,16,QUARTUS II开发环境与EDA实验台简介,基于Quartus II和EDA实验台的实验基本步骤 1、创建工程 （1）建立新工

12、程管理窗 （2）将已存在的设计文件加入工程中 （3）选择仿真器和综合器类型 2、设计输入文件（框图或HDL文本） 3、编译前设置 （1）选择目标芯片 （2）选择配置器件的工作方式 （3）选择配置器件和编程方式 4、编译,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,17,基于Quartus II和EDA实验台的实验基本步骤 5、仿真 （1）打开波形编辑器 （2）设置仿真时间区域 （3）存盘波形文件 （4）输入信号节点 （5）编辑输入波形 （6）启动仿真器 （7）观察仿真结果 6、引脚锁定、下载与硬件测试 （1）引脚锁定 （2）选择编程器 （3）选择编程模式及

13、配置并进行编程 （4）硬件测试,QUARTUS II开发环境与EDA实验台简介,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,18,QUARTUS II开发环境与EDA实验台简介,GW48 系列SOPC/EDA实验开发系统 实验开发系统采用模块化的系统结构，学生可通过一系列基本单元实验和模型计算机综合设计实验，对CPU的运算功能、控制功能、总线结构、指令系统的设计和微指令的实现，以及CPU内部是如何工作的，有直观、深刻的认识。学生在进行各个单元实验和综合实验时，既可以通过系统计算机进行综合设计，系统软件仿真、观察仿真波形，在实验台上，将自己设计的CPU电路下

14、载到FPGA中进行硬件仿真，观察CPU内部的各种信息。实验台如图5所示。实验开发板GW1C3如图6所示。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,19,图5 GW48 系列SOPC/EDA实验开发系统,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,20,图6 EDA应用开发板GW1C3,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,21,实验一 QUARTUS II开发环境及EDA实验台实验1 QUARTUS II中VHDL文本输入设计方法,实验目的 熟悉QUARTUS II开发环

15、境及开发流程 掌握QUARTUS II中VHDL文本输入设计方法 熟悉FPGA实验台的使用 实验内容 在QUARTUS II开发环境中，利用VHDL文本输入方法设计一个2-1选择器。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,22,实验一 QUARTUS II开发环境及EDA实验台实验1 QUARTUS II中VHDL文本输入设计方法,Quartus II文本编辑器 Quartus II 文本编辑器是一个灵活的工具，用于以 AHDL、VHDL 和 VerilogHDL 语言以及 Tcl 脚本语言输入文本型设计。可以使用文本编辑器输入、编辑和查看其它 AS

16、CII 文本文件，包括为 Quartus II 软件或由 Quartus II 软件建立的那些文本文件。还可以用文本编辑器将任何 AHDL 语句或节段模板、Tcl 命令或支持的VHDL 或 Verilog HDL 构造模板插入到当前文件中。AHDL、VHDL 和Verilog HDL 模板为输入 HDL 语法提供了一个简便的方法，可以提高设计输入的速度和准确度。还可以获取有关所有 AHDL 元素、关键字和语句以及宏功能模块和基本单元的上下文相关帮助。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,23,实验一 QUARTUS II开发环境及EDA实验台实验2

17、 QUARTUS II框图输入设计方法,实验目的 进一步熟悉QUARTUS II开发环境和设计开发流程 掌握利用框图设计输入 熟悉FPGA实验台的功能和使用方法,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,24,实验一 QUARTUS II开发环境及EDA实验台实验2 QUARTUS II框图输入设计方法,实验原理 1、Quartus II框图编辑器 在Quartus II中，框图编辑器用于以原理图和流程图的形式输入和编辑图形设计信息。Quartus II 框图编辑器读取并编辑框图设计文件，每个框图设计文件包含代表设计中逻辑的框图和符号。利用框图编辑器，可

18、将每一个流程图、原理图或者符号代表的设计逻辑合并到工程中。可以在修改框图和符号时更新设计文件。 框图编辑器的以下功能可以帮助设计者在Quartus II软件中建立框图设计文件： （1）插入框图和基本单元符号 （2）对 Altera 提供的宏功能模块进行例化： （3）从框图或框图设计文件建立文件：,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,25,实验一 QUARTUS II开发环境及EDA实验台实验2 QUARTUS II框图输入设计方法,2、Quartus II元器件库 Quartus II 软件提供可在框图编辑器中使用的各种逻辑功能符号，包括基本单元、

19、参数化模块库 (LPM) 函数和其它宏功能模块。设计者可以使用这些逻辑功能符号（元器件）来完成框图设计文件，即完成电路逻辑功能设计。 在Quartus II中，元器件库中的框图符号以目录树的形式进行组织。如图7所示 。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,26,实验一 QUARTUS II开发环境及EDA实验台实验2 QUARTUS II框图输入设计方法,图7 元器件库目录组织,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,27,实验一 QUARTUS II开发环境及EDA实验台实验2 QUARTUS II框图输

20、入设计方法,实验内容 利用Quartus II框图编辑器建立设计输入文件，插入Altera元器件库中的宏功能模块lmp_counter，并对其进行配置。了解lmp_counter的工作原理。 利用Quartus II元器件库中的基本单元，设计一个2-4译码器，并生成用户自定义框图符号。 修改Quartus II元器件库中的74273寄存器的逻辑功能和外观，生成用户自定义框图符号。 利用lmp_counter、2-4译码器和寄存器设计一个简单的逻辑电路，进行软件仿真，并在实验台上验证实验结果。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,28,图8 逻辑电路

21、图,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,29,实验二 运算组成实验,实验目的 掌握简单运算器的数据传输通路 验证运算功能发生器的组合功能 掌握算术逻辑运算加、减、与的工作原理 熟悉简单运算的数据传送通路 验证实验台运算的8位加、减、与、直通功能 按给定数据，完成几种指定的算术和逻辑运算 实验内容 在Quartus II中，设计一个8位的简单运算器，并验证其功能。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,30,实验二 运算组成实验,实验原理 实验中选用Quartus IIMaxplus2元器件库中的运算器，数

22、据通路如图9所示。其中运算器由两个74181以并/串形式构成8位字长的ALU。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,31,图9 算术逻辑运算器结构图,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,32,实验二 运算组成实验,ALU的运算功能,表1 74181正逻辑功能表,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,33,实验二 运算组成实验,引脚锁定注意事项 实验台上键9键12对应的引脚号不能通过查表得到，要使用按键9，必须用导线将实验台上的Key9引脚（位于JP8，6键接插

23、口处）直接与FPGA适配板上的空余引脚相连。如P26。即将引脚26分配给信号T1。 验证运算器的算术运算和逻辑运算功能 表2列出了8种常用的算术与逻辑运算要求指定的操作内容，正确选择运算器数据通路、控制参数S3、S2、S1、S0、M，并将实验结果值填入括号内，表中给定原始数据DR1=A7.0和DR2=B7.0，以后的数据取自前面运算的结果。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,34,实验二 运算组成实验,表2 常用的算术与逻辑运算,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,35,实验三 存储器实验实验1 lp

24、m_rom（ROM）实验,实验目的 掌握利用lpm_rom在FPGA中实现ROM的方法 掌握lpm_rom的工作特性,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,36,实验三 存储器实验实验1 lpm_rom（ROM）实验,实验原理 ALTERA的FPGA中有许多可调用的LPM (Library Parameterized Modules)参数化的模块库，可构成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存储器结构。在Quartus II中，可以可直接调用这些嵌入式阵列块EAB在FPGA中构成存储器。lpm_rom用来构

25、成CPU中的重要部件只读存储器。 lpm_rom的结构如图10所示。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,37,实验三 存储器实验实验1 lpm_rom（ROM）实验,lpm_rom有3组信号： clock输入时钟脉冲； q23.0lpm_rom的24位数据输出端； address5.0lpm_rom的6位读出地址。 ROM是只读存储器，所以它的数据口是单向输出端口。,图10 lpm_rom的结构图,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,38,实验三 存储器实验实验1 lpm_rom（ROM）实验,ROM

26、初始化数据设置 ROM中的数据是在对FPGA现场配置时，通过配置文件一起写入存储单元的。 在Quartus II中，初始化数据文件格式有2种： （1）Memory Initialization File (.mif) （2）Hexadecimal (Intel-Format) File (.hex) 建立mif/hex文件，通过表格形式输入ROM初始化数据，保存文件。在设置lpm_rom时指定ROM初始化数据文件的路径即可完成ROM初始化数据设置。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,39,实验三 存储器实验实验1 lpm_rom（ROM）实验,思

27、考题 通过设置ROM的参数，将ROM分别设置成“输出端口不寄存”和“输出端口寄存”两种类型的存储器，通过仿真，观察RAM 的工作特性，二者有何不同？,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,40,实验三 存储器实验实验2 lpm_ram_dq（RAM）实验,实验目的 掌握利用lpm_ram_dq在FPGA中实现RAM的方法 掌握lpm_ram_dq的工作特性 实验原理 在FPGA中利用嵌入式阵列块EAB可以构成存储器，lpm_ram_dq 是参数化模块库LPM中的一种。lpm_ram_dq的结构如图11所示。,2020/9/13,哈尔滨工程大学 计算机

28、科学与技术学院 计算机原理及应用实验室,41,实验三 存储器实验实验2 lpm_ram_dq（RAM）实验,lpm_ram_dq有5组信号： data7.08位数据输入端； wren读/写控制端，高电平进行写操作，低电平进行读操作； address7.0 读出和写入地址。 clock读/写时钟脉冲； q7.0 lpm_rom的8位数据输出端。,图11 lpm_ram_dq的结构图,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,42,实验三 存储器实验实验2 lpm_ram_dq（RAM）实验,图12 lpm_ram_dq实验电路,2020/9/13,哈尔滨工

29、程大学 计算机科学与技术学院 计算机原理及应用实验室,43,实验三 存储器实验实验2 lpm_ram_dq（RAM）实验,思考题 通过设置RAM的参数，将RAM分别设置成“输出端口不寄存”和“输出端口寄存”两种类型的存储器，通过仿真，观察RAM 的工作特性，二者有何不同？,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,44,实验四 微控制器实验实验1 时序电路实验,实验目的 掌握节拍脉冲发生器的设计方法和工作原理 理解节拍脉冲发生器的工作原理 实验原理 计算机之所以能够按照人们事先规定的顺序进行一系列的操作或运算，就是因为它的控制部分能够按一定的先后顺序正确

30、地发出一系列相应的控制信号。这就要求计算机必须有时序电路。控制信号就是根据时序信号产生的。本实验说明时序电路中节拍脉冲发生器的工作原理。时序电路由4个D触发器组成，可产生4个等间隔的时序信号T1T4。使机器进入连续运行状态（EXEC）。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,45,实验四 微控制器实验实验1 时序电路实验,单步/连续运行电路工作原理 单步/连续运行的工作原理如图13所示， S021MUX的2选1控制端。当S0=0时，Y=A，单步方式；当S0=1时，Y=B，连续方式。 CLK1时钟输入信号，可选择实验台上clock0为1Hz2MHz。

31、RST复位控制信号，低电平有效。,图13 单步/连续运行电路工作原理,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,46,实验四 微控制器实验实验1 时序电路实验,单步/连续运行电路工作波形 工作波形如图14所示。 在单步方式下，每当RST由低电平转为高电平时，输出一组T1、T2、T3、T4节拍信号。 在连续方式下，当RST由低电平转为高电平时，连续输出周期性T1、T2、T3、T4节拍信号。,图14 单步/连续运行电路工作波形,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,47,实验四 微控制器实验实验2 程序计数器PC与

32、地址寄存器AR实验,实验目的 掌握地址单元的工作原理 掌握程序计数器的两种工作方式，加1计数和重装计数器初值的实现方法 掌握地址寄存器从程序计数器获得数据和从内部总线获得数据的实现方法,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,48,实验四 微控制器实验实验2 程序计数器PC与地址寄存器AR实验,实验原理 地址单元主要由三部分组成：程序计数器、地址寄存器和多路开关。 程序计数器PC用以指出下条指令在主存中的存放地址，CPU正是根据PC的内容去主存取得指令的，因程序中指令是顺序执行的，所以PC有自增功能。 程序计数器提供下一条程序指令的地址，在T4时钟脉冲

33、的作用下具有自动加1的功能；在LOAD信号的作用下可以预置计数器的初值，当LOAD为高电平时，计数器装入data 端输入的数据。CLR是计数器的清0端，高电平有效，使计数器清零；CLR为低电平时，允许计数器正常计数。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,49,实验四 微控制器实验实验2 程序计数器PC与地址寄存器AR实验,图15 程序计数器与地址寄存器原理图,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,50,实验四 微控制器实验实验2 程序计数器PC与地址寄存器AR实验,地址寄存器AR（74273）锁存访问内存

34、SRAM的地址，地址来自两个渠道。一是程序计数器PC的输出，通常是下一条指令的地址；二是来自于内部数据总线的数据，通常是被访问操作数的地址。 为了实现对两路输入数据的切换，在FPGA的内部通过总线多路开关BUSMUX进行选择。PC_B与选择控制端sel相连接，当PC_B为低电平，即选择控制端sel为“0”时，选择程序计数器的输出；当PC_B为高电平时，即选择控制端sel为“1”时，选择内部数据总线的数据。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,51,实验四 微控制器实验实验3 微控制器组成实验,实验目的 掌握微程序控制器的组成原理 掌握微程序的编写、

35、输入，观察微程序的运行 实验原理 微程序控制器的组成如图16所示。其中控制存储器由FPGA中的lpm_rom构成，输出24位控制信号。在24位控制信号中，微命令信号18位，微地址信号6位。在不判别测试的情况下，T2时刻6位微地址信号M6.1即为下一条微指令地址。当T4时刻根据当前指令进行测试判别时，转移逻辑满足条件后输出的负脉冲通过强制端将某一触发器置为“1”状态，完成微程序地址修改。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,52,实验四 微控制器实验实验3 微控制器组成实验,按照图17设计微程序控制电路，生成框图符号se5_1。按照图18设计微地址寄

36、存电路，生成框图符号se6_1。,图16 微控制器电路,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,53,实验四 微控制器实验实验3微控制器组成实验,图17 微程序控制电路,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,54,实验四 微控制器实验实验3微控制器组成实验,图18 微地址寄存器电路,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,55,实验五 总线控制实验,实验目的 理解总线的概念及特性 掌握总线传输控制特性,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原

37、理及应用实验室,56,实验五 总线控制实验,实验原理 1、总线概念 总线是多个系统部件之间进行数据传输的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。所谓总线就是指能为多个功能部件服务的一组公用信息线。,图19 总线实验传输框图,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,57,实验五 总线控制实验,2、总线工作原理 实验所用总线实验传输框图如图19所示。它将几种不同的设备挂在总线上，有存储器、输入设备、输出设备、寄存器。这些设备在传统的系统中需要有三态输出控制，然而在FPGA的内部没有三态输出控

38、制结构，因此必须采用总线输出多路开关结构加以控制。按照传输要求恰当有序地控制它们，使每一时刻只有一个部件使用总线，实现总线信息传输。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,58,实验五 总线控制实验,图20 总线控制实验线路图,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,59,实验五 总线控制实验,实验内容 根据挂在总线上的几个基本部件，设计一个简单的流程。 1、输入设备将数据打入寄存器R0。 2、输入设备将另一个数据打入地址寄存器AR。 3、将寄存器R0中的数据写到当前地址的存储器中。 4、将当前地址的存储器中

39、的数用数码管LED显示。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,60,实验五 总线控制实验,实验结果验证步骤,图21 总线功能验证具体操作,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,61,实验五 总线控制实验,思考题 1、如何向RAM输入多个数据，并在输出设备上显示这些数据？ 2、如何实现表3所示的总线信息传输功能？,表3 总线信息传输功能,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,62,实验六 基本模型机设计与实现,实验目的 在掌握部件单元电路实验的基础上，进一步将单元

40、电路组成系统，构造一台基本模型计算机 定义五条机器指令，并编写相应的微程序，上机调试，掌握计算机整机概念 通过熟悉较完整的计算机的设计，全面了解并掌握微程序控制方式计算机的设计方法,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,63,实验六 基本模型机设计与实现,实验原理（一） 基本模型机的核心部分就是微处理器。微处理器主要由控制器和运算器组成。 控制器由程序计数器、指令寄存器、指令译码器、时序发生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。 控制器的主要功能有： 1、从内存中取出一条指令，并指出下一条指令在内存中的位置； 2、对指令进行译码或测试，并产生相应的操作控制信号，以便启动规定的动作； 3、指挥并控制CPU、内存和输入/输出设备之间数据流动的方向。,2020/9/13,哈尔滨工程大学 计算机科学与技术学院 计算机原理及应用实验室,64,实验六 基本模型机