《用中规模组合逻辑器件设计组合逻辑电路》的实验报告

1、实验六用中规模组合逻辑器件设计组合逻辑电路一、实验目的1学习中规模集成数据选择器的逻辑功能和使用方法。2学习使用中规模集成芯片实现多功能组合逻辑电路的方法。二、设计任务用数据选择器74ls151 或 3/8 线译码器设计一个多功能组合逻辑电路。该电路具有两个控制端c1c0 ，控制着电路的功能，当c1c0 00 时，电路实现对输入的两个信号的或的功能；当 c1c0 01 时，电路实现对输入的两个信号的与的功能；当c1c010 时，电路实现对输入的两个信号的异或的功能；当c1 c0 11 时，电路实现对输入的两个信号的同或的功能。三、设计过程（ 1）根据题意列出真值表如下所示，再填入卡诺图中。c1

2、0011c00101a0011001100110011b0101010101010101y0111000101101001（ 2）、建立 y（ c、 c 、a 、 b）的卡诺图及降维图，如图所示。10ab00011110a011 0c cc c1000011100b 0110100100102b311101011b 6b710010110b 4b 5f 函数降维图（图中 变量 c1c0a 换成 c1c0b 结果不变）（ 3）、减少 y 函数的输入变量，将4 变量减为 3 变量，通过降维来实现。如上图所示。这时，数据选择器的输入端d0 d 7 分别为：d0=b, d1=1, d2 =0,d3 =

3、b,d 4 =b, d 5 = b , d 6 = b , d7 =b b6 b5（ 4）、 f 函数逻辑图如下图所示1四、实验用仪器、仪表数字电路实验箱、万用表、74ls151、 74ls00。五、实验步骤1 检查导线及器件好坏。2 按上图连接电路。c1、c0、 a、 b 分别接逻辑开关，检查无误后接通电源。3 按真值表逐项进行测试并检查是否正确，如有故障设法排除。4 结果无误后记录数据后拆线并整理实验设备。实验数据如下：c10011c01010a0011001100110011b0101010101010101y0111000101101001实验证明，实验数据与设计值完全一致。设计正确。

4、六、 设计和实验过程的收获与体会。1、设计过程的收获与体会： 设计前要将真值表列出。 用低维数据选择器实现高维逻辑函数时，首先要降维， 将多出的变量作为记图变量。当需要降维处理时，将谁作为记图变量是任意的，但结果是不同的。因此要进行降维时，要确定哪几个变量作为数据选择器的地址输入变量。 可用 electronics workbench进行仿真。以验证设计正确与否。2、实验过程的收获与体会： 74ls151 的第七脚 必须接低电平； 出现故障时，首先检查 地址输入端 的电平，看其状态是否与相接的逻辑电平开关相同。如不相符，则可能存在断路现象。如相同，则检查其输出是否与相应数据端输入相同，如相同，

5、可能存在设计错误，如不同，则可能器件已损坏。 实验逻辑电路图最好把集成块的引脚标上，以便接线和检查。1、 用数据选择器74ls151 或 3/8 线译码器设计一个多功能组合逻辑电路。该电路具有2两个控制端c1c0，控制着电路的功能，当 c1c0 00 时，电路实现对输入的两个信号的或的功能；当c1c0 01 时，电路实现对输入的两个信号的与的功能；当c1c010 时，电路实现对输入的两个信号的异或的功能；当c1c011 时，电路实现对输入的两个信号的同或的功能。yc1c0 ( ab)c1c0 ( ab)c1 c0 ( ab)c1c0 (ab)yc1c0 ac1 c0 b( aa)c1c0 ab

6、c1c0 abc1 c0 abc1c0 a bc1c0 a byc1c0 ac1 c0 abc1 c0 abc1c0 abc1 c0 abc1 c0 abc1c0 a bc1c0 a byc1c0 abc1c 0 a( b1)c1c0 abc1c0 abc1c 0 abc1c0 a bc1c0 a b设 a 2=c1a 1=c0a 0=aym 0bm11m 20m 3bm 4bm 5bm 6bm 7bd0d3d 4d7bd5d 6bd11d20用 138 器件：y= c1 c0(a+b)+ c1 c0 (ab)+ c 1 c0 (ab)+ c 1c0 (ab)设 d=c 1c=c 0b=aa=

7、aym1m2 m3 m7 m9 m10 m12 m15m1 m2m3 m7 m9 m10m12m15( c1= s2 (1)= s3 (1) = s 1 (2)（实验用 74ls138 一块、 74ls20 一块、 74ls00 一块）2、 用 3 8 译码器 74ls138 设计一个三位二进制码与循环码的可逆转换电路。k 为控制变量。（ 1）根据题意列出真值表如下所示：k输入输出a 2a1a 0q2q1q00000000010010100110110100001101101111110101111100000000001001111010001001131101001111011011101

8、00111q2a2q1 k (m 2 m 3 m 4 m5 ) k (m 2m 3m 4m5 )(m 2m 3m 4m 5 ) m2m 3m 4 m 5q0k ( m1m2m5m6 ) k (m1m2m4 m7 )k m1m2m5m 6k m1m 2m 4m 7k m1m2m5m6km1m2m4m7（实验用 74ls138 一块、 74ls20 二块、74ls00 一块共四块）或(m 1m2 ) k m 5 m 6k m 4m7(m 1m2 ) k (m 5m6 ) k (m 4m7 )m1 m2k m5m6km 4m7（实验用74ls138 一块、 74ls20 一块、 74ls00 二块共四块）3、 用 38 译码器 74ls138 设计一个二进制全加 / 全减两用电路。 k 为控制变量。（ 1）根据题意列出真值表如下所示：kabc n-1snc n00000040011001010011011001010101110011111100000001110101101101100101101001100011111sn k(m1+m 2+m 4+m 7)+k(m1+m 2+m 4+m 7) =m 1+m 2+m 4+m 7m 2 m4m 7= m1cnk(m3+m5+ m+m7)+ k(m+ m2+m+m7)61