时序逻辑电路分析与设计III.ppt

1、1,时序逻辑电路分析与设计 (III),孙卫强,内容提要,时序逻辑电路的分类 时序电路的分析方法 同步时序电路的分析方法 异步时序电路的分析方法 常用的时序逻辑电路 计数器 寄存器和移位寄存器 序列脉冲发生器 序列信号发生器 时序逻辑电路的设计方法 同步时序电路设计 异步时序电路设计,寄存器(Register),寄存器用来存储数据 是对触发器存储功能的扩展 每一个bit用一个触发器来存储，最常用的是D触发器 将多个触发器按照一定方式连接，可以构成各种结构的寄存器 寄存器的存储容量(Storage Capacity)为寄存器所能存储bit的数目，实际也就是寄存器中所包含的触发器的数目,寄存器,简

2、单四位寄存器 74LS75,带异步复位的四位寄存器 74LS175,带异步复位和输入使能 的四位寄存器CC4076,与或门,三态门,移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,串行输入/串行输出寄存器,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,0,0,0,0,0,0,0,0,串行输入/串行输出寄存器,第一个时钟周期，第一个输入1进入FF0,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,1,0,0,0,0,0,0,0,1,0,0,0,串行输入/串行输出寄存器,第二个时钟周期，第二个输入0进入FF0， 而前一个周期输入的1进入F

3、F1,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,0,1,0,0,0,0,0,0,1,0,0,0,0,1,0,0,串行输入/串行输出寄存器,第三个时钟周期，第三个输入1进入FF0， 后级继续往右移,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,1,0,1,0,0,0,0,0,1,0,0,0,0,1,0,0,1,0,1,0,串行输入/串行输出寄存器,第四个时钟周期，第四个输入1进入FF0， 后级继续往右移，并从Do输出1,例：DI输入1011，并且寄存器初始状态为所有触发器都在reset状态,1,1,0,1,0,0,0,0,1,0,0,0,0

4、,1,0,0,1,0,1,0,1,1,0,1,串行输入/串行输出寄存器,第1个时钟周期,第2个时钟周期,第3个时钟周期,第4个时钟周期,Q0,Q1,Q2,Q3,0,0,0,0,1,0,0,0,0,1,0,0,1,0,1,0,1,1,0,1,串行输入/并行输出寄存器,Q0,Q1,Q2,Q3,0,0,0,0,1,0,0,0,0,1,0,0,1,0,1,0,1,1,0,1,第1个时钟周期,第2个时钟周期,第3个时钟周期,第4个时钟周期,如果DI端输入1011， 那么FF0-FF3中的存储的内容为：,这个电路有何作用？,可以实现串并转换！,寄存器中的初始值：,8位串行输入/并行输出寄存器74HC164

5、,移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,8位并行输入/串行输出寄存器74HC165,D0D7：异步并行输入 Ds：串行输入 CE：芯片使能, Chip Enable PL ：并行输入使能,Parallel Load,移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,四位并行输入/并行输出移位寄存器(74HC195),PE: Parallel Enable MR: Master Reset,与或逻辑,与或逻辑,加法/减法计数器,由,输入来控制计数器向上/向下计数，即加法/减法计数。,四位并行输入/并行输出移位寄存器(74HC195),PE: Parallel Enab

6、le MR: Master Reset,与或逻辑,四位并行输入/并行输出移位寄存器(74HC195),PE: Parallel Enable MR: Master Reset,当PE=0时，并行输入功能使能,1,1,1,1,0,四位并行输入/并行输出移位寄存器 (74HC195),PE: Parallel Enable MR: Master Reset,当PE=1时，串行输入/移位使能,D=JQ+KQ,1,0,1,四位并行输入/并行输出移位寄存器 (74HC195),PE: Parallel Enable MR: Master Reset,当PE=1时，串行输入/移位使能,1,0,1,1,1,

7、移位寄存器,在时钟信号作用下，可以将数据向左或者向右移位,双向万能移位寄存器74LS194,G1,G2,G3,G4,S1,S0,D0,G1=s0s1DSR,G2=s0s1D0,G3=s0s1Q1,G4=s0s1Q0,D1,D2,D3,DSR,DSL,Q0,Q1,Q2,Q3,双向万能移位寄存器74LS194,S0,S1:工作模式选择 S1S000，保持 S1S001，右移 S1S010，左移 S1S011，并行输入 CLEAR: 清零，低电平时所有触发器复位 DSR：右移串行输入 DSL：左移串行输入,双向万能移位寄存器74LS194的级联,d0,d1,d2,d3,0,1,74LS194的应用举

8、例,红框中的部分是由74194构成的8bit移位寄存器,74LS194的应用举例,红框中的部分是由两片4位加法器构成的8位加法器,74LS194的应用举例,第一个时钟周期: S1S0=11，数据被装载,m0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=M+N,S1S000，保持 S1S001，右移 S1S010，左移 S1S011，并行输入,74LS194的应用举例,第二个时钟周期: S1S0=01，数据M,N右移,m0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=2M+2N,S1S000，保持 S1S001，右移

9、 S1S010，左移 S1S011，并行输入,74LS194的应用举例,第三个时钟周期: S1S0=01，数据M,N右移,m0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=4M+2N,S1S000，保持 S1S001，右移 S1S010，左移 S1S011，并行输入,74LS194的应用举例,第四个时钟周期: S1S0=01，数据M,N右移,m0,m1,m2,m3,n0,n1,n2,n3,0,0,0,0,0,0,0,0,y7y0=8M+2N,S1S000，保持 S1S001，右移 S1S010，左移 S1S011，并行输入,移位寄存器的逻辑符号,8bit串进/串出移位寄存器,SRG8: 8bit Shift Register,4bit串进/并出移位寄存器,8bit串进/并出移位寄存器74HC164,8bit并进并行装载移位寄存器74HC165,移位寄存器的逻辑符号,4bit并行访问移位寄存器74LS195A,4bit双向万能移位寄存器74HC194,(Parallel Access),(Bidirectional Universal),移位寄存器的应用,(1)移位寄存器用来产生延时 (Delay),数据经过移存器后经过8个时钟周