崔俊锋电子技术课程设计

1、课程设计名称： 电子技术课程设计 题 目： 40s计时器设计 学 期：2013-2014学年第2学期专 业： 电气工程及其自动化 班 级： 电气12-3班 姓 名： 崔俊锋 学 号： 指导教师： 刘桂芬 课 程 设 计 成 绩 评 定 表评定标准评定指标标准评定合格不合格单元电路及整体设计方案合理性正确性创新性仿真或实践是否进行仿真或实践技术指标或性能符合设计要求有完成结果设计报告格式正确内容充实语言流畅标准说明：以上三大项指标中，每大项中有两小 项或三小项合格，视为总成绩合格。总成绩日期年 月 日目录一.综述 1二.方案论证2.1方案论证2三.电路设计3.1 8421BCD码递减计数器模块电

2、路 23.2 时钟信号控制电路 33.3 40秒脉冲信号产生模块电路 43.4显示模块电路 53.5 光报警模块 6四.性能测试4.1 秒脉冲信号发生电路的仿真64.2 40秒置数仿真测试 74.3 暂停/继续仿真测试84.4 报警电路的仿真 10五、结论 11六、性价比11七.心得体会11八.参考文献12附录I 总电路图附录II 元器件清单 课程设计任务书一、 设计题目 40s计时器设计二、设计任务1. 具有显示40s计时功能；2. 设置外部操作开关，控制计时器的直接清零、启动； 3 计时器为40s计时器，其计时间隔为1s; 4 计时器计时到最大值（或最小值）时，数码显示器不能灭灯，同时发出

3、光电报警信号。 三、设计计划电子技术课程设计共1周。第1天：选题，查资料；第2天：方案分析比较，确定设计方案；第34天：电路原理设计与电路仿真；第5天：编写整理设计说明书。四、设计要求1. 画出整体电路图。2. 对所设计的电路全部或部分进行仿真，使之达到设计任务要求。 3. 写出设计说明书。指 导 教师：刘桂芬时 间：2014年6月18日摘要这次课程设计了一个40秒计时器电路。它由秒脉冲发生器、计数器、译码显示电路、报警电路和时序控制电路五个部分组成。当计数器接收到秒脉冲后开始倒记数，等递减到0时，发光二极管亮光报警。通过控制电路来完成计时器的启动、计数、暂停/继续、译码显示电路的显示等功能。

4、本电路用两个74LS192芯片构成递减计数器（20进制）；控制电路由74LS00和74LS08构成；秒脉冲发生器由555集成定时器构成；两个数码管构成显示电路。关键词：计时器；仿真；运行；一、 综述本课程设计的“40秒计时器”，就可用于比赛中，用于比赛规定的时间限制，超过了40秒，它自动的报警。这次课设设计了一个40秒计时器电路。它由秒脉冲发生器、计数器、译码显示电路、报警电路和时序控制电路五个部分组成。当计数器接收到秒脉冲后开始倒记数，等递减到00时，发光二极管亮光报警。通过控制电路来完成计时器的启动、计数、暂停/继续、译码显示电路的显示等功能。本电路用两个74LS192芯片构成递减计数器（

5、30进制）；控制电路由74LS00和74LS08构成；秒脉冲发生器由555集成定时器构成；两个数码管构成显示电路。二、方案论证 图1 20秒计时器原理框图40秒计时器原理框图如图1所示。功能的电路采用模块化设计，分别都有各自的功能。40秒计时器包括秒脉冲发生器、计数器、译码显示电路、控制电路、报警电路等5个部分组成。其中计数器和控制电路是系统的主要部分。计数器完成20秒计时功能，而控制电路控制计数器的启动计数、暂停继续计数。当启动置数开关时，计数器完成置数功能显示20秒字样；当启动开关时，计数器开始计数；暂停继续开关连接到连续计数端时，计数器开始连续计数，当连接到暂停计数端时，计数器暂停计数。

6、计数器递减到零时，发出光电报警信号。三、电路设计(1) 8421BCD码递减计数器模块电路本实验中计数器选用中规模集成电路74LS192进行设计，74LS192是十进制同步加法/减法计数器，它采用8421BCD码二-十进制编码，其功能表如表1所示。 表1 74LS192的功能表CPUCPDCR操作00置数110加计数110减计数1清零 由此看出,当LD=1,CR=0,CPD=1时,如果有时钟脉冲加到CPU端,则计数器在预置数的基础上进行加法计数,当计数到9时,CO端输出进位下降沿跳变脉冲；当LD=1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计

7、数到0时，BO端输出借位下降沿跳变脉冲。由此设计出二十进制减法计数器，具体电路图如图2所示,图中的Q0-Q7分别接到显示译码器的输入端，CPD端接到秒脉冲发生器的脉冲输出端。图中预置数为N=（）8421BCD=（20）10，当低位计数器的借位输出端BO输出借位脉冲时，高位计数器才开始进行减法计数。当计数到高、低位计数器都为零时，高位计数器的借位输出端BO输出借位脉冲，使置数端LD=0，则计数器完成置数，在CPD端输入脉冲的作用下，进行下一循环的减法计数。图2 40进制减法计数器(2) 时钟信号控制电路 图3时钟信号控制电路图3是时钟脉冲信号 CP 的控制电路 ,控制 CP 的放行与停止。当定时

8、时间未到时，74LS192的借位输出信号BO2=1时，则CLK信号受“暂停/继续”开关S2的控制，当S2处于“暂停”位置时，门U10A输出0，门U7A关闭，封锁CLK信号，计数器暂停计数；当S2处于“连续”位置时，门U10A输出1，门U2A打开，放行CLK信号，计数器在CLK作用下，继续累计计数。当定时时间到时，BO2=0，门U7A关闭，封锁CLK信号，计数器保持零状态不变。从而实现了当暂停/连续开关处于暂停状态时，控制电路封锁计数脉冲，计数器停止计数，显示原来的数，而且保持不变；当暂停/连续开关处于连续状态时，计数器正常计数，的功能要求。注意，BO2是脉冲信号，只有在CPD保持为低电平才能保

9、持不变。(3) 秒脉冲信号产生模块电路NE555秒脉冲发生器由555集成定时器构成，其引脚图如图4所示。NE555秒脉冲发生器的周期与其充电的时间有关，充电时间由图11中的电容C1、电阻R1和R2所决定周期的计算公式为：T=Ln2(R1+2R2)C1。本实验需要的周期是1s，计算出较为稳定的电阻电容值为：R1=15k,R2=68k, C1=10F,C2=10nF。计算得T=1s。 图4秒脉冲发生电路(4) 显示模块电路显示模块用来显示计时模块输出的即时计时和中途计时结果。是由七段数码管构成，计时模块输出计时信号通过译码器译码由数码管显示出来。如图5所示。图5显示译码电路(5) 光报警模块当计数

10、器递减计数到零 ( 即定时时间到 ) 时 , 控制电路应发出报警信号 , 使计数器保持零状态不变 , 同时报警电路工作。如图6所示。 当计数到零时,两计数器借位端输出多为低（0）,故本设计将高位片借位反馈到二极管负极性端,此时+5V电源经1k电阻使发光二极管发出光电报警信号,完成报警功能,而在递减计数时,端输出为高（1）,二极管不报警。图6 光报警电路四、性能的测试(1) 秒脉冲信号发生电路的仿真将秒信号发生器接到示波器上，如图7所示。 图7秒脉冲信号发生器仿真(2) 20秒置数仿真测试 启动S1（低电平）成置数功能 , LD置为低电平出现20秒字样 ; 断开S1（高电平），LD置为高电平，计

11、数器开始进行递减计数，如图8所示。图8计时仿真测试(3) 暂停/继续仿真测试 当暂停/继续开关S2处于暂停位置（低电平）时，控制电路封锁计数脉冲，计数器停止计数，显示原来的数，而且保持不变，如图9所示；当暂停/继续开关S2处于连续位置（高电平）时，计数器正常计数如图10所示图9暂停仿真测试(4) 报警电路的仿真当计数器计到状态“00”时，高位片的借位输出端BO产生低电平借位脉冲信号，由此导通发光二极管产生光报警信号。 图10报警电路的仿真五、 结论根据实验结果，本设计方案基本完成了设计的要求，总的来说该方案是十分可行的，电路结构简单，条理清晰，结果符合要求。但是由于产生的脉冲信号不易保持以及产

12、生的秒脉冲信号不够稳定和精确的原因还存在着报警时间过短和计数时间不够精确的缺陷，可以通过用分频电路来代替555信号发生器来产生稳定的秒脉冲计时信号，来进一步改善电路计时的准确性；对产生的借位脉冲信号时间过短的原因可以用展宽电路把脉冲扩展到足够宽，使发光二极管持续发光。六、 性价比 综合各种因素来看，该方案所设计的电路比较经济实惠。虽然由于该电路中的元气件价格低廉但电路的总体性能比较稳定，效果很好，由此可见该方案的性价比还是很高的，若把该方案所设计的电路做成实物图完全可以进行实际应用。七、 心得体会经过这段时间的课程设计,查找资料和思考问题，最终把设计方案设计出来了。其中在查找资料的过程中收获颇

13、丰，在这个过程中使我学会了如何查找文献资料并运用到自己的方案中去。经过一番深思熟虑后设计出比较实用的电路图，然后用仿真软件进行仿真。在仿真的过程中发现了一些问题，并通过自己的努力最终解决了出现的各种问题，在这解决问题的过程中使我学到了许多以前不太了解的知识，同时也培养了思考问题的习惯，仿真的结果符合设计要求。参考文献1吴友宇. 模拟电子技术基础. 武汉：清华大学出版社，2009.2康华光模拟电子技术基础武汉：高等教育出版社，2005.73舒庆莹，凌玲模拟电子技术基础实验武汉：武汉理工大学出版社，2008.2 4徐国华. 电子技能实训教程. 北京: 北京航空航天大学出版社，20065谢自美. 电子线路设计. 第三版. 武汉: 华中科技大学出版社，20066万嘉若，林康运. 电子线路基础. 上海: 高等教育出版社，2006附录I 总电路图附录II 元器件