第二讲微型计算机的基本组成电路.ppt

1、第二讲 微型计算机的基本组成电路,曾铁军,主要内容,算术逻辑单元,A和B为两个二进制数,S为其运算结果,control为控制信号,功能之一：逻辑运算,功能之二：数值运算,触发器,记忆装置的基本单元，可以组成寄存器，寄存器又可以组成存储器,D触发器,JK触发器,RS触发器,RS触发器,Click to add Text Click to add Text Click to add Text,两个与非门组成,Click to add Text Click to add Text Click to add Text,问题： 不定状态 多个触发器之间的同步,问题之一：多个RS触发器之间的同步,时标RS

2、触发器 为了使触发器在整个机器中能和其他部件协调工作，RS触发器经常有外加的时标脉冲,新问题 电平能严格同步吗 预置数,D触发器（解决不定状态）,消除RS触发器不定状态 减小RS触发器置位或者复位多个输入的问题,多个D触发器之间的同步,触发器的预置和清除,在一些电路中，有时需要预先给某个触发器置位(即置1)或清除(即置0)，而与时标脉冲以及D输入端信号无关，这就是所谓预置和清除。,边缘触发的D触发器符号,JK触发器,计数：对什么计数（时标CLK，与J、K无关） JK触发器是理想的计数器 注意：图2.10中RS触发器是由两个与非门实现,J=0 K=0 保持闭锁,J=0 K=1 复位动作,J=1

3、K=1 状态翻转 J、K悬空？,J=1 K=0 置位动作,JK触发器动作行为分析,JK触发器符号,寄存器,缓冲寄存器,作用：暂存某个数据，以便在适当的时间节拍和给定的计算步骤将数据输入或输出到其它记忆元件中去。下图位一个四位寄存器电路原理图,问题：如果某一位在时间节拍到时不想输出怎么办？,解决问题： 可控缓冲寄存器 LOAD高电平时使数据装入，低电平时，数据自锁在其中。,对于多位的寄存器，每位各自一套“L”门。不过只用一个非门，并且只有一个LOAD输入端,可控缓冲寄存器的符号 LOAD为其控制门 CLR为高电平时则可用以清除，使其中各位变为0,移位寄存器,在CLK的驱动下，将存储的数据逐位向左

4、或向右移动,可控移位寄存器的符号 SHL左移 SHR右移,计数器,行波计数器,J，K输入端都是悬浮的 各位的JK触发器的时钟脉冲输入端都串有一个反相门(非门,为什么加这个门) CLR由高电位变至低电位，则计数器全部清除,能不能在CLK下降沿到达时某个触发器不翻转？,CLK Q0 Q1 Q2 Q3,可控计数器,当COUNT为高电位时，JK触发器才有翻转的可能。 当COUNT为低电位时就不可能翻转。,环形计数器,不是用来计数用，而是用来发出顺序控制信号的 由若干个触发器组成的 有唯一的一个位为高电位，即只有一位为1，其他各位为0,程序计数器,是一个行波计数器(也可用同步计数器) 不但可以从0开始计

5、数，也可以将外来的数装入其中， 一个COUNT输入端，也要有一个LOAD门 程序计数器的符号,累加器,累加器也是一个由多个触发器组成的多位寄存器，它不进行加法运算，而是作为ALU运算过程的代数和的临时存储处。 累加器除了能装入及输出数据外，还能使存储其中的数据左移或右移，所以它又是一种移位寄存器。,累加器的符号,三态输出门,三态：1、0、高阻 为了提高信号传输线的使用效率、公用性、复用性以及简化电路，增强对各部件的控制而引入三态输出电路。,原 理：,1,1,1,B,A,E,G1,G2,5V,当E=1时 A=1 则 G2截止，G1导通 则 B=1 （5V） A=0 则 G2导通，G1截止 则 B

6、=0（0V） 当E=0时 G2截止，G1截止 则 B处于高阻,符号：,双向输出：,A,B,E（enable),当E=1时 则 B = A 当E=0时 则 B = A,A,B,C,Eout,Ein,当Ein=1时 则 C = B 当Eout=1时 则 B = A 当Eout=0 、Ein=0时 则 B与 A、C无关,三态门（E门）与此同时装入门（L门）一样，可加到任何电路上，实现数据信号的赋值或传递操作。,总线,1、总线：连接各部件的一组公共信号线。,2、总线分类：, 按总线位置：, 按传递内容：,按方向特性：,片内总线：芯片内部,芯片总线：各芯片间，插件内，无标准,内部总线：各插件间，如PCI

7、、STD、ISA等,外部总线：各系统间，如IDE、RSC-232等,数据总线：,地址总线：,控制总线：, 按工作特性：,并行总线：速度快，连线多,串行总线：速度慢，连线少,单向总线：,双向总线：,分时复用总线：不同时钟内，传递内容不同,设有A，B，C和D 4个寄存器，它们都有L门和E门，其符号分别附以A，B，C和D的下标。它们的数据位数，设有4位，这样只要有4条数据线即可沟通它们之间的信息来往。 L门：控制输入 E门：控制输出,35,总线W上，某一个时钟节拍（CLK为正半周），只有一条电路通道。 即1个寄存器L门为高电位，和另一寄存器的E门位高电位。其余各门则必须为低电位。 见表2-3所示。,

8、36,控制字中哪些位为高电平，哪些位为低电平，将由控制器发出并送到各个寄存器中去。 图2-28中有两条总线，一条称为数据总线、另一条为控制总线，它能将控制字各位分别送到各个寄存器上去，同时能把时钟送到各个寄存器上去。,存储器,1 、分类 ：只读存储器（ROM），随机存储器（RAM）,2、每个八位寄存器成为一个单元，理论上都要有L门和E门。,3、因而使存储器大量的L门和E门是存储器技术的关键问题。,4、解决方案：用地址来替代、压缩存储器大量的L门和E门。,5、解决方案优点：解决了存储器芯片引脚不足的问题。,缺点：对存储单元的操作不能在一个时钟内完成。,1# 2# 3#,L1,L2,L3,E1,C

9、LK,E2,L3,CLK,CLK,1# 2# 3#,L2,L3,E1,E2,L3,L1,译 码 器,地址：A7A6A5A4A3A2A1A0,存储芯片,控制信号,1K字节= 1024字节,2.6.1 只读存储器,这是用以存放固定程序的存储器，一旦程序存放进去之后，即不可改变。也就是说，不能再“写”入新的字节，而只能从中“读”出其所存储的内容，因此称为只读存储器。,下图是8个存储单元，每个4位(即半个字节)，所以写成84ROM。 (b)为通用写法，mnROM意即为m个存储单元，其中每个为n位。,存储地址寄存器(memory address register,MAR)：将所要寻找的存储单元的地址暂存

10、下来，以备下一条指令之用。 存储地址寄存器也是一个可控缓冲寄存器，它具有L门以控制地址的输入。它和存储器的联系是双态的，即地址一进入MAR就立即被送到存储器去，如图所示。,MAR和ROM的联系,【例2.1】程序计数器PC，存储地址寄存器MAR和ROM通过总线的联系如图所示。,设控制字依次是： (1) CPEPLMER=0110 (2) CPEPLMER=0001 (3) CPEPLMER=1000 问：它们之间的信息是如何流通的?,开机时，先令CLR=1，则PC=0000 (1) 第1个控制字是： CPEPLMER=0110 即EP=1，PC准备放出数据；LM=1，MAR准备装入数据。 在CL

11、K正前沿到达时，CLK=1，MAR=PC=0000， PC的数据装入MAR，同时MAR立即指向ROM的第一地址，即选中了ROM中的R0存储单元。,(2) 第2个控制字是： CPEPLMER=0001 即ER=1，令ROM放出数据。 当ER为高电位，R0中的8位数据就被送入到W总线上去。这样的动作，不需等待时钟脉冲的同步讯号，因而称为异步动作。,(3) 第3个控制字是： CPEPLMER=1000 即CP=1，这是命令PC加1，所以PC=0001。 这是在取数周期完了时，要求PC进一步，以便为下一条指令准备条件。,随机存储器,随时读/写数据，每一单元相当于可控缓冲寄存器。, 、动态RAM：常用电

12、容作为记忆元件。 静态RAM：常用双极型晶体管触发器作为记忆元件。, 、原理：,0#: 00B 1 # : 01B 2 # : 10B 3 # : 11B,1,1,&,&,&,&,&,&,&,&,&,&,&,&,&,&,&,&,1,A1 A1 A0 A0 ME WE DIN,D7D6D5D4D3D2D1D0,DOUT: D7D6D5D4D3D2D1D0,L0 E0,L1 E1,L2 E2,L3 E3,当ME=1时WE=0则读出WE=1则写入 当ME=0时无论WE=0还是WE=1，DIN（DOUT）与D都高阻。,译码器,RAM的符号 A地址线；DIN要写入的数据；DOUT要读出的数据；ME选通此

13、RAM的E门； WE 数据读写控制。,存储器数据寄存器(memory data register，MDR) 将要写入RAM中去的数据暂存寄MDR中，以等待控制器发出WE=1的命令到来时，才能写入RAM中去。 MDR和MAR以及RAM的联系如图所示。,【例2.2】一个微型计算机的一部分如图2.36所示，其工作程序分析如图。 这一部分系统图是用来分析将数据I0装入到RAM中去的过程的。设要写入到RAM中去的数据为： I0=110000011001(共12位) 这部分的控制字为： CON=CPEPLMWE MELDLIEI(共8位) 已设计好的控制字的次序如下： CON1=01100000(6016

14、) CON2=00000010(0216) CON3=00000101(0516) CON4=00011000(1816) CON5=10000000(8016),CON=CPEPLMWE MELDLIEI,CON1=01100000(6016) CON2=00000010(0216) CON3=00000101(0516) CON4=00011000(1816) CON5=10000000(8016),CON=CPEPLMWE MELDLIEI CON1=01 1 00 0 0 0,PC MAR CLR已经接受过高电位， PC=00000000 当CLK的前沿一到时： MAR=PC=0000

15、0000 这是指出存储器RAM中第一个存储单元R0的地址。,CON=CPEPLMWE MELDLIEI CON2=00 0 00 0 1 0,LI=1，为输入寄存器作好准备，以便输入数据I0。 当第2个CLK的前沿到达时，I=I0=110000011001 (C1916),CON=CPEPLMWE MELDLIEI CON3=00 0 00 1 0 1,LD=1，MDR准备接受数据； EI=1，I准备放出数据。 当第3个CLK的前沿到达时， MDR=I=I0=110000011001,CON=CPEPLMWE MELDLIEI CON4=00 0 11 0 0 0,WE=1且ME=1，RAM开始“写入”的动作。 RAM是异步工作的 WE=1及ME=1时，RAM中的第一个存储单元R0即接受来自暂存于MDR的数据I0，即 R0=MDR=I0 =110000011001,CON=CPEPLMWE MELDLIEI CON5=1 0 0 00 0 0 0,CP=1 PC加1的指令。 在第4个CLK的前沿到达时， PC=00000001(0116),整个过程： 把外围设备的数据(输入字)装入到计算机的内存