微机系统与接口课件：CH5_1微机系统与接口

1、1,微机系统与接口,第一章：微机系统的基本概念、 8086/8088处理器基本结构及工作原理 第二章：微机指令系统 第三章：汇编语言程序设计 第四章：半导体存储器 第五章：数字量I/O 第六章：模拟量I/O,2,存储器访问：MOV AH, 2000H MOV 2000H, AX,EU|BIU,存储器与I/O,3,存储器与I/O,系统互联,第5章,4,数字量/模拟量输入输出,I/O 接口,CPU,（数字）,（模拟）,外设,5,第五章 数字量输入输出,*概念： 接口电路、总线、接口芯片、端口地址 *中断及其处理 中断控制器8259 *定时器/计数器 *并行/串行接口 DMA电路与应用(*原理),6

2、,一、总线与I/O, 总线：在模块之间或设备之间的一组进行互连和传输信息的信号线，信息包括控制信号、数据和地址。同一时间段内，只有一个主设备可主动进行信号传输。 总线标准： 机械结构规范：模块尺寸、总线插头、插座等规格及位置。 性能规范：总线每根引脚信号名称与功能，相互作用的协议。 电气规范：信号线工作有效电平、动态转换时间、负载能力、各电气性能的额定值及最大值。,7,一、总线与I/O,总线的指标： 总线数据宽度 CPU与内存以及输入/输出设备之间一次数据传输的二进制数的位数，例如32位、64位等； 或者字节位宽。 总线频率 MHz 总线带宽（总线数据传输速率） 总线的带宽指的是这条总线在单位

3、时间内可以传输的数据总量，它等于总线位宽与工作频率的乘积。总线数据传输速率：Mbits/s或者MB/s,8,总线与I/O,内部总线 在CPU内部，寄存器之间和算术逻辑部件与控制部件之间传输数据所用的总线称为片内总线即内部总线。 系统总线 系统总线也叫前端总线，通常是指CPU与内存、Cache和主板芯片组之间的数据、指令等的传输通道，是微机的中央总线。 I/O总线 I/O总线用于CPU与除RAM之外的其它部件的连接，微机主要I/O设备如显卡、硬盘、网卡与CPU、内存设备之间的数据交换都是通过I/O总线完成的。,9,PC/XT总线数据线宽度8位，62线（A/B面） ISA（Industry Sta

4、ndard Architecture）宽度16位，频率8MHz,异步16MB/s(参考实验教材), +36线,I/O总线及特点,PCI(Peripheral Component Interconnect) 49主控+51脚可选，宽度32位/64位，工作于33/66MHz、传输速率133MB/s。,10,AGP（Accelerated Graphics Port (A.G.P.) 高性能，组件级互联、3D图形应用。最大数据传输率可增为533MBps.后来又依次推出了AGP2X,AGP4X,AGP8X多个版本,数据传输速率可2.1GBps PCI-Express：新一代的总线接口，包括X1、X4、

5、X8以及X16，其中X16达到8GB/s（全双工） 其它；RS485，RS232, USB,.,I/O总线及特点,11,总线信号和总线周期,总线周期：除了纯粹CPU内部操作的指令之外，凡是访问系统总线的操作，都会引起总线信号的变化。-每次AB/DB/CB时序配合 CPU驱动的总线周期： 存储器读总线周期 存储器写总线周期 I/O读总线周期 I/O写总线周期,PC/XT总线信号：IOR、IOW、MEMR、MEMW、 A0-A19、D0-D7、 AEN（地址允许信号，高表示DMAC控制）,12,处理器系统与存储器典型连接（回顾）,6264(例),D0D7,A0,A12,WE,OE,1CS1,1CS

6、2,A0,A12,MEMW,MEMR,译码 电路,高位地址信号,D0D7, , ,MPU 系统,Memory 芯片,13,存储器角度: 读时序图,/WE为高电平,有效数据,指定地址,tAA读取时间,14,PC总线（回顾） 存储器读周期时序,A19A0,ALE,MEMR,CLK,D7 D0,T4,T1,T2,T3,GND RESET +5V IRQ2 -5V DRQ2 -12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GN

7、D,I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,IBM PC/XT总线插槽引脚信号,读数据线,MOV AL, 2000H, 设DS=1000H,12000H,15,6264(例),D0D7,A0,A12,WE,OE,1CS1,1CS2,A0,A12,MEMW,MEMR,译码 电路,高位地址信号,D0D7, , ,MPU 系统,Memory 芯片,MOV AH, 2000H,地址,数据,EU|BIU,物理

8、地址 12000H,16,存储器角度: 写时序图,有效数据,指定地址,17,PC总线（回顾） 存储器写周期时序,GND RESET +5V IRQ2 -5V DRQ2 -12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5 IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND,I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A

9、6 A5 A4 A3 A2 A1 A0,IBM PC/XT总线插槽引脚信号,A19A0,ALE,MEMW,CLK,D7 D0,T4,T1,T2,T3,写入数据,MOV 2000H, AL ,设DS=1000H,12000H,18,6264(例),D0D7,A0,A12,WE,OE,1CS1,1CS2,A0,A12,MEMW,MEMR,译码 电路,高位地址信号,D0D7, , ,MPU 系统,Memory 芯片,MOV 2000H, AX 假设DS=A000H,地址,数据,EU|BIU,0000H,1010 001B,19,二、接口和接口技术,接口(interface) - CPU、存储器、外设

10、之间通过接口电路进行连接，是信息交换的中转,接口技术 - 研究CPU如何与外部设备进行配合，实现双方高效、可靠地交换信息的一门技术，体现软件、硬件结合，是微机应用的关键。,20,I/O接口的基本概念,CPU与I/O外设频繁交换信息： 数据、状态、控制 I/O设备工作速度高低不一 I/O信号形式多样 模拟量：数值时间上都连续变化的信号； 数字量：多位0和1组合； 开关量：只有两种稳定状态，0或1； 脉冲量：也只有1或1，但关心信号跳变； 数字量,21,I/O接口的基本概念,CPU与I/O外设频繁交换信息： 数据、状态、控制 I/O设备数据字长不一（8位、16位） 电平转换放大 非TTL等、RS-

11、232（-15V+15V） TTL电平（05V） 对I/O设备控制信号复杂 I/O设备与CPU通过I/O接口间接地进行信息交换,22,I/O接口功能,实现：LSI/VLSI专用或通用接口芯片,功能： (1)信号输入与输出（I/O接口按命令工作） (2)信号格式的转换 (3)地址译码电路：I/O设备的选择 (4)时序匹配： 输入缓冲：I/O设备将数据置于三态缓冲器，CPU执行IN指令时，用IOR控制信号打开三态缓冲器，读入数据。 输出锁存：CPU执行OUT指令时，用IOW控制信号将数据置于锁存器，然后I/O设备再读；,23,接口电路的组成结构,从编程角度看，接口内部主要包括一个或多个CPU可以进

12、行读/写操作的临时寄存器，又称I/O端口（Port)。,数据寄存器(读写),状态寄存器(只读),控制寄存器(只写),地址 译码,锁存/ 缓冲,控制 电路,外 设,AB,DB,CB,C P U,数据,状态,控制,?,数据端口(读写)，同时有输入缓冲器和输出锁存器 状态端口(只读)，有输入三态缓冲器 控制端口(只写)，有输出锁存器,各I/O端口由端口地址区分 端口的寻址方式？如何区分I/O端口和存储器的地址？,24,I/O端口的编址方式1,特点: 从存储器地址中分出一部分给I/O端口使用，相当于内存的一部分； 指令系统中不专设I/O指令； 对I/O端口的读/写与对存储器的读/写相同，所有可对内存操

13、作的指令对I/O端口均可使用,（端口与存储器统一编址存储器映射方式）,25,I/O端口的编址方式2,端口与存储器分别独立编址（I/O映射方式）,特点： 端口与存储器分别独立编址 端口不占用内存空间 设有专门的 I/O指令对端口进行读写， 对内存操作的指令不能用于I/O端口,例 MOV 0040H, AL ;对内存操作 IN AL ,40H ;对端口操作,26,8088CPU:采用I/O端口与存储器分别独立编址,可寻址220= 1M个内存单元 内存范围00000 FFFFFh 内存单元的地址有多种寻址方式 可寻址216= 64 K个I/O端口 I/O端口范围0000 FFFFH I/O端口的地址

14、由 一个8位二进制数直接寻址 或DX寄存器间接寻址 IN AL, DX; OUT DX, AL,如何访问？I/O控制方式,27,I/O控制方式,I/O控制方式: CPU：(1)直接传送：CPU认为外设数据与自己完全同步只需要数据端口； (2)查询：不能保证外设与CPU一定能配合，查询状态信号“准备好”后再传输数据； (3)中断方式：由需要传送数据的外设主动发起；发中断请求信号CPU完成当前指令后响应申请，转去执行中断服务程序执行完，返回继续； DMAC：直接存储器访问方式（DMA）, MEM-I/O,28,三、8088的输入/输出指令和时序,输入指令IN IN AL, port; IN AL,

15、 DX; IN AX, port; IN AX,DX (Port)(AL),(Port+1)(AH) 输出指令OUT OUT port, AL; OUT DX,AL; OUT port, AX; OUT DX,AX (AL)(Port),(AH)(Port+1),IN/OUT 与存储器读写的差异？ 输入/输出指令接口时序,29,最小模式下，I/O端口的读、写周期,与读、写存储器的过程相似，不同之处 1CPU的引脚IO/M变高，CPU操作I/O端口。 2端口的地址信号出现在A15A0上，A19A16全为低电平。,30,8088CPU最小模式下, I/O端口读周期时序,设备速度与CPU速度差异很大

16、 很多设备抢,到底哪个?,读数据线,31,输入设备总线隔离：三态门电路,八路三态缓冲器74LS244,功能表,三态使能端,输入端,输出端,A,Y,32,例 一个输入设备的简 单 接 口 电 路,图中译码电路的作用： 只当A15A0上出现218H即0000 0010 0001 1000B时， 输出0打开三态缓冲器，其他输出1,缓冲器高阻。,三 态 缓冲器,输入设备,DB,IOR,地址 译码,AB,218H,0,0,0,D7 D0,A15 A0,或门,IO总线,参考P247图5.10,33,该电路在CPU执行指令 MOV DX, 218H IN AL, DX 将输入设备的数据读入CPU内AL中,D

17、B,IOR,地址 译码,AB,218H,0,0,0,D7 D0,A15 A0,或门,IO总线,K1 : K8,D0 D7,74LS244,1A1,1A2,1Y1,1Y2,5V,34,8088CPU最小模式下, I/O端口写周期时序,写入数据,35,输出锁存：锁存器,双正边沿触发D触发器74LS74,PR CLR:低电平有效,36,例 一个输出设备的简 单 接 口 电 路,图中译码电路的作用： 只当A15A0上出现288H时，（即0000 0010 1000 1000B）输出0，其他输出1。,D,Q,37,OUT指令时序,A15A0,CLK,IOW,D7D0,T4,T1,T2,T3,Tw,000

18、0 0010 1000 1000,该电路在CPU执行指令 MOV AL, 81H MOV DX, 288H OUT DX, AL CPU内AL中的数据81H送至输出设备,IO总线,数据线,IOW,地址 译码,地址线,288H,0,0,0,D7 D0,A15 A0,或门,74LS74,锁存器,CLK,D,Q,Vcc,1,0,38,思考：其他的指令为什么不可以？ 例：(1)OUT 50H,AL;地址线上没有相应的端口号 (2)MOV 288H,AL;没有有效的IOW信号 (3)MOV DX,288H;没有有效的IOW信号 IN AL,DX,39,总线信号和总线周期,总线周期：除了纯粹CPU内部操作

19、的指令之外，凡是访问系统总线的操作，都会引起总线信号的变化。-每次AB/DB/CB时序配合 CPU驱动的总线周期： 存储器读总线周期 存储器写总线周期 I/O读总线周期 I/O写总线周期,PC/XT总线信号：IOR、IOW、MEMR、MEMW、 AEN、A0-A19、D0-D7,40,PC总线I/O端口读周期时序,41,PC总线I/O端口写周期时序,T4,T1,T2,T3,Tw,GND RESET +5V IRQ2 -5V DRQ2 -12V +12V GND MEMW MEMR IOW IOR DACK3 DRQ3 DACK1 DRQ1 DACK0 CLOCK IRQ7 IRQ6 IRQ5

20、IRQ4 IRQ3 DACK2 T/C ALE +5V OSC GND,I/O CH CK D7 D6 D5 D4 D3 D2 D1 D0 I/O CH RDY AEN A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0,IBM PC/XT总线插槽引脚信号,42,四、I/O端口的译码,1. 译码电路的作用 2. 设计译码电路的方法 3. 片内译码和片选译码,CPU执行IN/OUT指令时发出：地址信号/读写控制信号 “翻译”成欲操作端口的选通信号常作为接口内三态门或锁存器的控制信号，接通或断开接口数据线与系统的连接。,43,设计译码电路的方法,1. 根据端口地址确定地址信号A15A0的条件取值，用门电路、译码器及组合、PLD/GAL实现满足条件情况的电路。,2. 设计I/O译码电路时：端口的选通信号通常为低电平有效, 除端口的地址信号参加译码外，控制信号IOW、IOR (IO/M、 AEN也可参加译码),译码电路