实验与课设(2011).ppt

1、实验与课设,SE-5M型EDA实验开发系统,1 产品特点 1）无连线操作：SE-5M型EDA实验开发系统由于采用了独特的专利技术，使实验用可编程PLD器件的I/O接口与输入输出器件（开关、按键、数码管、发光二极管、信号源）全部采用固定连接。在PLD器件有限的I/O口资源条件下，最大限度的连接上尽可能多的输入输出器件，使得SE-5M型EDA实验开发系统能满足从简单的数字电路实验到复杂的数字系统设计实验，并能一直延伸到综合电子设计等创新性实验课题。实验方法上彻底摒弃了传统实验中需要连接大量导线而带来的诸多不便，使实验从传统的硬件连接搭试方式转到了软件设计、仿真调试电路系统的实验方式，使传统硬件设计

2、方式用EDA技术实现。,2）增加了单片机系统：SE-5M型EDA实验开发系统增加了以AT89C51为特征的单片机系统，构成了以CPLD+MPU双系统为主要特征的复合型综合电子实验平台，除了作为一般的数字电路、数字电路系统设计外，特别是用于开设综合电子课程设计。配有RAM62256、44矩形小键盘、液晶显示接口等功能模块器件和接口。这些器件既可以与单片机相连，也可以与MPU相连，所构成的CPLD+MPU综合系统完全是由用户根据题意所设定。最典型的组合模式有7种，极为灵活方便。资源分布如图1。,3）扩展灵活：一组44导线插孔与PLD系统中16个I/O口相连，可方便的把用户设计并在面包板上搭试的电路

3、与SE-5M中的PLD和MPU相连接。实现了扩展电路的可操作性，从而更进一步提高了SE-5M的灵活性，为创新性实验课题的研究、综合电子设计、毕业设计、电子设计竞赛的训练以及科研工作提供了实验环境。,4）下载板丰富：为适应世界多家PLD公司器件的应用，该系统采用独特的“主板+下载板”双板式结构，通过更换不同型号下载板，可与Lattice、Altera、Xilinx等著名PLD公司的产品相匹配，适应了不同要求的需要。,2 下载板,下载板是实验系统的核心，板上配有一片实验用CPLD或FPGA可编程器件，实验中下载板要插在系统主板上，形成一个完整的实验系统。下载板配有5V电源输入插口、晶体振荡器和单步

4、时钟电路，下载板上设有下载电路，与微机并口相连，可下载设计程序。下载板的这些功能使得下载板即可与主板相配形成一个实验系统，也能作为一个科研开发工具独立使用。下载板设有保护电路，确保用户在误操作时不会烧毁PLD芯片。,下载板可插在SE-5M实验系统的中央。下载板通过一根26芯并行电缆与微机25芯并口相连，由开发系统将设计文件编程（俗称下载）到下载板的CPLD/FPGA芯片之中。为适应不同PCD厂商及不同型号CPLD/FPGA芯片，设计了各种不同的下载板。SE-5M型EDA实验开发系统现已设计出配套的六种CPLD/FPGA下载板。,F10K10M下载板 板上配有Altera公司FPGA芯片：EP1

5、K100QC208-3。 资源：密度100000门；延时3ns；I/O口52个。,下载板结构及其使用: 下载板中央放置一块可插拔的PLCC84封装的CPLD/FPGA芯片。 下载板右侧有一个IDC26封装的插座（称编程通讯口），通过一根26芯排线（也称下载电缆）将该插座与微机并口（打印机插口）相连。即完成微机与CPLD/FPGA通讯连接。 下载板上下两侧分别有双排焊点（正面）和双排插针（反面）。焊点旁边的数字即为与CPLD/FPGA芯片相连管脚号，管脚号边的括号内的符号为主板上主要信号名。,下载板背面装有一排电阻，该电阻连接于双排焊点与CPLD/FPGA芯片I/O口之间起限流保护作用，以防止实

6、验时误操作将CPLD/FPGA芯片的I/O口误接VCC或接GND，或两个I/O口互联造成的短路现象。确保在误操作时不损坏CPLD/FPGA芯片。 上下两排焊点的最左边焊点为VCC，最右边焊点为GND，分别与CPLD/FPGA芯片的VCC和GND相连，插在主板上可从主板获得+5V电源。 下载板与主板配合使用时，可形成一个完整的实验系统。,下载板也可以作为一个开发工具独立使用。下载板左上角设有5V直流电源插座，设有一路单步STEP信号（按下一次“STEP”按键，其上方指示灯亮，表明输出一个单次脉冲，该脉冲已经过消抖处理 ）CP1和一路10MHz晶振时钟信号CP2，通过插接JP1插座上的短路帽与CP

7、LD/FPGA的时钟输入端相连，使下载板上的CPLD/FPGA获得时钟信号（与主板配合使用时JP1上不能插短路帽），下载板的这一功能，使其广泛用于科研开发、毕业设计、课程设计以及全国大学生电子设计竞赛之中。,3 主板主要技术指标,4段LED显示器：动态显示8位（M1-M8），静态显示4位（M1-M4）。 发光二极管输出：32位。 输入位数（开关）：16位。 输入位数（按键）：16位。 时钟信号：单步信号，专用于调试；由晶振荡器产生并通过分频获得1Hz-4.19Hz等12个标准方波信号，并分成两组时钟信号CP1、CP2。 配有RS232接口。 配有VGA接口。 两个YJ1、YJ2液晶显示接口。

8、16个I/O口转接扩展插座。 配有串行A/D转换器TLC549，并行D/A转换器TLC7528。 配有存储器62256。 配有一片单片机系统（AT89C51）。 一片管理芯片EPM7128。,实验一 七人表决器的设计与测试,一、实验目的 初步了解VHDL语言。 学会用行为描述方式来设计电路。 二、实验原理 用七个开关作为表决器的7个输入变量，输入变量为逻辑“1”时表决者“赞同”；输入变量为“0”时，表示表决者“不赞同”。输出逻辑“1”时；表示表决“通过”；输出逻辑“0”时，表示表决“不通过”。当表决器的七个输入变量中有4个以上（含4个）为“1”时，则表决器输出为“1”；否则为“0”。,采用行为

9、描述时，可用一变量来表示选举通过的总人数。当选举人大于或等于4时为通过，绿灯亮；反之不通过时，黄灯亮。描述时，只须检查每一个输入的状态）通过为“1”，不通过为“0”）并将这些状态值相加，判断状态值和即可选择输出。 三、实验仪器 计算机，EDA实验开发系统 四、实验内容 VHDL语言设计上述电路。 通过仿真或观察波形验证设计电路的正确性。 锁定引脚并下载测试结果。,五、实验报告要求 1、写出七人表决器的VHDL语言设计程序。 2、书写实验报告时要求结构合理，层次分明，在分析叙述时注意语言的流畅。,实验二 四位全加器的设计与测试,一、实验目的 用组合电路设计4为全加器。 了解VHDL语言的行为描述

10、的优点。 初步掌握系统内部STD_LOGIC_UNSIGNED包的调用。 二、实验原理 4位全加器可看作4个1位全加器串行构成。,三、实验内容 用VHDL语言设计4位全加器。 用原理图方法设计。 通过仿真或观察波形验证设计电路的正确性。 锁定引脚并下载测试结果。 四、实验报告要求 写出4位全加器的VHDL语言源程序 画出原理图,实验三 英语字母显示电路的设计与测试,一、实验目的 实现十六进制计数显示。 实现常见英语字母显示。 二、实验原理 用数码管除了可以显示09的阿拉伯数字外，还可以显示一些英语字母。 数码管由7段显示输出，利用7个位的组合输出，就可以形成26个英语字母的对应显示。,三、实验

11、内容 编写一个简单的0F 轮换显示的十六进制计数器电路。 编写一个显示上述字母的轮换显示电路。 通过仿真或观察波形验证设计电路的正确性。 锁定引脚并下载测试结果。,实验四 基本触发器的设计与测试,一、实验目的 设计D锁存器。 设计JK触发器。 掌握时序电路的设计。,二、实验原理 锁存器 正沿触发的D触发器的电路符号如下图所示。它是一个正边沿触发的D触发器，有一个数据输入端的d ，一个时钟输入端clk和一个数据输出端q。 JK触发器 带有复位/置位功能的JK触发器。JK触发器的输入端有置位输入pset ,复位输入clr，控制输入j和k，时钟信号clk，输出端q和反向输出端qb。J,三、实验内容

12、通过仿真或观察波形验证设计电路的正确性。 锁定引脚并下载测试结果。 扩展任务：设计其它触发器如RS触发器，并研究其相互转化的方法。,实验注意事项,所有实验都是设计性实验 做实验前写好预习报告 实验报告要求要求：认真编写实验报告的所有项目 （1） 画出仿真图 （2）引脚锁定方案 （3）最后验证过程包括具体的输入信号及其对应的输出信号,课程设计题目及要求,课程设计的目的及要求 课程设计的目的是通过前面对本课程的学习，在掌握了可编程逻辑器件的基本知识、基本结构和工作原理，可编程逻辑器件的设计过程，基本EDA工具软件的使用方法以及运用VHDL进行数字电子系统描述的方法的基础上，实际动手设计数字电路，熟练掌握VHDL语言的实际应用方法，了解FPGA的基本构成，使学生综合运用所学知识，培养利用EDA技术解决实际问题的初步能力。为今后运用现代化手段从事有关数字电子系统方面的设计和研究开发工作打下基础。,题目,电子密码锁的