数电练习测验题

1、练习题一：一、填空题 1、与非门地逻辑功能为 . 2、数字信号地特点是在上和上都是断续变化地，其高电平和低电平常用和来表示. 3、三态门地“三态”指，和 .4、逻辑代数地三个重要规则是、. 5、为了实现高地频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态 6、同步RS触发器中R、S为 电平有效，基本R、S触发器中R、S为 电平有效 7、在进行A/D转换时，常按下面四个步骤进行，、.二、选择题1、有八个触发器地二进制计数器，它们最多有（ ）种计数状态.A、8； B、16； C、256； D、642、下列触发器中上升沿触发地是（ ）. A、主从RS触发器；B、JK触发器；C、T触发器；D、

2、D触发器3、下式中与非门表达式为（ ），或门表达式为（ ）. A、Y=A+B；B、Y=AB；C、Y=；D、Y=4、十二进制加法计数器需要（ ）个触发器构成.A、8； B、16； C、4； D、35、逻辑电路如右图，函数式为（ ）. A、F=+； B、F=+C； C、F=； D、F=A+6、逻辑函数F=AB+BC地最小项表达式为（ ） A、F=m2+m3+m6 B、F=m2+m3+m7 C、F=m3+m6+m7 D、F=m3+m4+m77、74LS138译码器有（ ），74LS148编码器有（ ） A、三个输入端，三个输出端； B、八个输入端，八个输出端； C、三个输入端，八个输出端； D、八个

3、输入端，三个输出端.8、单稳态触发器地输出状态有（ ） A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态三、判断：1、逻辑变量地取值，比0大. （ ）2、对于MOS门电路多余端可以悬空. （ ）3、计数器地模是指对输入地计数脉冲地个数. （ ）4、JK触发器 地输入端 J 悬空，则相当于 J = 0. （ ）5、时序电路地输出状态仅与此刻输入变量有关. （ ）6、RS触发器地输出状态Q N+1与原输出状态Q N无关. （ ）7、JK触发器地 J=K=1 变成 T 触发器. （ ）8、各种功能触发器之间可以相互转换. （ ）9、优先编码只对优先级别高地信息进行编码. （ ）1

4、0、组合逻辑电路中产生竞争冒险地主要原因是输入信号受到尖峰干扰.（）四、数制转化：1、（11110.11）2=( )102、(.011 )2=( )8 = ( )163、（374.51）10=( ) 8421BCD五、逻辑函数化简： 1、用公式法化简逻辑函数 F= A(B+) + (+C)+ BCDE+ (D+E)F 2、用卡诺图法化简逻辑函数 F= m（1，3，8，9，10，11，14，15） 六、分析电路：1.八路数据选择器构成地电路如图所示，A 2 、A 1 、A 0 为数据输入端，根据图中对D 0 D 7 地设置，写出该电路所实现函数Y 地表达式.b5E2RGbCAP2.如图所示为利用

5、74LS161地同步置数功能构成地计数器分析（1）当D3D2D1D0=0000时为几进制计数器？（2）当D3D2D1D0=0001时为几进制计数器？七、设计电路为提高报警信号地可靠性，在有关部位安置了 3 个同类型地危险报警器，只有当 3 个危险报警器中至少有两个指示危险时，才实现关机操作.试画出具有该功能地逻辑电路.p1EanqFDPw练习题二：一、填空题1、计数器按增减趋势分有 、 和 计数器. 2、TTL与非门输入级由 组成.两个OC门输出端直接接在一起称为 . 3、在TTL与非门，异或门，集电级开路门，三态门中，为实现线与逻辑功能应选用 ，要有推拉式输出级，又要能驱动总线应选DXDiT

6、a9E3d用门. 4、一个触发器可以存放 位二进制数. 5、优先编码器地编码输出为码，如编码输出A2A1A0=011，可知对输入地进行编码. 6、逻辑函数地四种表示方法是 、. 7、移位寄存器地移位方式有， 和 . 8、同步RS触发器中，R，S为 电平有效，基本RS触发器中R，S为 电平有效.9、常见地脉冲产生电路有二.判断题：1、对于JK触发器J=K=1时，输出翻转. （ ）2、一个存储单元可存1位2进制数. （ ）3、同一CP控制各触发器地计数器称为异步计数器. （ ）4、对MOS门电路多余端不可以悬空. （ ）5、函数式F=ABC+AB+AC= （3、5、6、7） （ ）6、JK触发器地

7、输入端J悬空，相当于J=1. （ ）7、时序电路地输出状态仅与此刻输入变量有关. （ ）8、一个触发器能存放一位二进制数. （ ）9、计数器随CP到来计数增加地称加计数器. （ ）10、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分.（ ）三、选择题1、对于MOS门电路，多余端不允许（ ） A、悬空 B、与有用端并联 C、接电源 D、接低电平2、右图表示（ ）电路，图表示（ ）电路、与门 、或门、非门 、与非门、卡诺图、表示地逻辑函数最简式分别为（ ）和（ ） A、F=+ B、F=B+D C、F=BD+ D、F=BD+4、逻辑电路如图，函数式为（ ）A、 F=+B、 F=+C、 F

8、=+C D、F=A+B C5、一位8421BCD码计数器至少需要个触发器.BA.3 B.4 C.5 D.106、下列逻辑函数表达式中与F=A+B功能相同地是（ ）A A、 B、 C、 D、7、施密特触发器常用于（ ） A、脉冲整形与变换 B、定时、延时 C、计数 D、寄存8、施密特触发器地输出状态有 A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态四、逻辑函数化简1、 用公式法化简下列函数F=AD+C+B+A(B+)+BC+ ADE 2、用卡诺图法化简下列函数 F= (1、3，8，9，10，11，14，15)五、画波形图 1、边沿型 JK 触发器地输入波形如图所示，画出 Q

9、 端地波形.设触发器地初始状态为“ 1 ”. 六、分析设计题1.分析右图8选1数据选择器地构成电路，写出其逻辑表达式.2.试用74LS138和适当门电路实现逻辑函数L（A、B、C）=（0、2、3、4、7） 3.分别用方程式、状态转换图表示如图所示电路地功能.七、数制转换 （1）、（.011）2=( )16=( )8 （2）、 ()2= ( )10 （3）、（156）10=( )2=( )8421BCD八、下图是 555 定时器构成地施密特触发器，已知电源电压 VCC =12V ，求： 1.电路地 V T+ ， VT- 和T 各为多少？ 2. 如果输入电压波形如图，试画出输出 v o 地波形.

10、3. 若控制端接至 +6V ，则电路地V T+ ， VT- 和T各为多少？ 练习题三一填空题1、触发器有个稳态，存储8位二进制信息要个触发器. 2、在一个CP脉冲作用下，引起触发器两次或多次翻转地现象称为触发器地，触发方式为式或式地触发器不会出现这种现象.RTCrpUDGiT 3、常见地脉冲产生电路有，常见地脉冲整形电路有、. 4、数字电路按照是否有记忆功能通常可分为两类：、. 5、TTL与非门电压传输特性曲线分为区、区、区、区. 6、寄存器按照功能不同可分为两类：寄存器和寄存器. 7、逻辑代数地三个重要规则是、. 8、逻辑函数F=二.判断题：1、逻辑变量地取值，比0大. （ ）2、一个存储单

11、元可存1位2进制数. （ ）3、若两个函数具有不同地真值表，则两个逻辑函数必然不相等. （ ）4、对MOS门电路多余端不可以悬空. （ ）5、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分.（ ）6、JK触发器地输入端J悬空，相当于J=1. （ ）7、时序电路地输出状态仅与此刻输入变量有关. （ ）8、三态门地三种状态分别为：高电平、低电平、不高不低地电压.（ ）9、与非门地逻辑功能是：有0出1，全1出0. （ ）10、施密特触发器能作为幅值鉴别器. （ ）5PCzVD7HxA三、选择题1、对于MOS门电路，多余端不允许 A、悬空 B、与有用端并联 C、接电源 D、接低电平2、一个

12、8选1多路选择器，输入地址有，16选1多路选择器输入地址有. A、2位 B、3位 C、4位 D、8位3. 同步计数器和异步计数器比较，同步计数器地显著优点是.A A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制.4. 把一个五进制计数器与一个四进制计数器串联可得到进制计数器. A.4 B.5 C.9 D.205. 下列逻辑电路中为时序逻辑电路地是. A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器C6、下列逻辑函数表达式中与F=A+B功能相同地是 A、 B、 C、 D、7、施密特触发器常用于 A、脉冲整形与变换 B、定时、延时 C、计数 D、寄存8、单稳态触发器

13、地输出状态有 A、一个稳态、一个暂态 B、两个稳态 C、只有一个稳态 D、没有稳态9.一位8421BCD码计数器至少需要个触发器.BA.3 B.4 C.5 D.10四、逻辑函数化简1、用公式法化简下列函数F=A（B+）+（+C）+BCDE+（D+E）F2、用卡诺图法化简下列函数F= m (0，1，2，3，4，6，7，8，9， 10，11， 14)五、画波形图 1、如图（ a ）所示逻辑电路，已知 CP 为连续脉冲，如图（ b ）所示，试画出 Q 1 ， Q 2 地波形. jLBHrnAILg2、已知各逻辑门输入 A 、 B 和输出 F 地波形如下图所示写出 F 地逻辑表达式并画出逻辑电路. 六

14、、综合设计题1 、设计一个故障显示电路，要求： （1）两台电机同时工作时F1 灯亮 （2）两台电机都有故障时F2 灯亮（3）其中一台电机有故障时F3 灯亮.2、试分析下图为几进制计数器 七、数制转换 （1）、（11110.110）2=( )10=( )8 （2）、( )8421BCD=（ ）10 （3）、（45.378）10=( )2八、图（ a ）是 555 定时器构成地单稳态电路. 已知： R = 3.9k， C = 1 ， v i 和 v c 地波形见图（ b ）. 1. 对应画出 v o 地波形. 2.估算脉宽 T w 地数值.练习题四1. 常用地BCD码有、等.常用地可靠性代码有、等

15、.2.逻辑函数地四种表示方法是 、.3.TTL与非地VOFF称为 ，VON称为 4、触发器有两个互补地输出端Q、，定义触发器地1状态为，0状态为，可见触发器地状态指地是端地状态.5、一个触发器可以记忆 位二进制代码，四个触发器可以记忆位二进制代码.6、主从JK触发器地特性方程 .7、施密特触发器 是将 变为矩形波输出.8、DAC是将 地电路.二、选择题（每题1分，共10分）1.下面各图中输出为高电平地是 . .2.在何种输入情况下，“与非”运算地结果是逻辑0. A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是13. 逻辑函数F= =.A.B B.A C. D.4. 为实现将J

16、K触发器转换为D触发器，应使.A.J=D,K= B. K=D,J= C.J=K=D D.J=K=5. 边沿式D触发器是一种稳态电路.A.无 B.单 C.双 D.多6. 多谐振荡器可产生.A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波7. 八路数据分配器，其地址输入端有个.A.1 B.2 C.3 D.4 8. 8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中.A.1 B.2 C.4 D.89、一位8421BCD码计数器至少需要个触发器.A.3 B.4 C.5 D.1010、一个16选1多路选择器输入地址有 A、2位 B、3位 C、4位 D、8位三、判断题1. 数字电路中用“1”和

17、“0”分别表示两种状态,二者无大小之分.（ ）2.格雷码具有任何相邻码只有一位码元不同地特性.（ ）3. 若两个函数具有相同地真值表，则两个逻辑函数必然相等.（ ）.4. 三态门地三种状态分别为：高电平、低电平、不高不低地电压.（ ）5. 一般TTL门电路地输出端可以直接相连，实现线与.（ ）6. D触发器地特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能.（ ）7. 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻.（ ）8. 单稳态触发器地暂稳态时间与输入触发脉冲宽度成正比.（ ）9. 优先编码器地编码信号是相互排斥地，不允许多个编码信号同时有效.（ ）10. 编码与译码是

18、互逆地过程.（ ）xHAQX74J0X四、化简题1、用代数法化简下列逻辑函数成为最简“与或”式 F=A+ BD+DCE + D2、用卡诺图化简下列逻辑函数成为最简“与或”式 F（A，B，C，D）=m（0，1，4，9，12，13）+d（2，3，6，7，8，10、11、14）五、画波形图1.根据逻辑图，写出逻辑函数,并画出Y地波形. 2.如图（a）所示逻辑电路，已知 CP 为连续脉冲，如图（b）所示，试画出 Q 1 ， Q 2 地波形. LDAYtRyKfE六、综合设计题1.用八选一选择器设计一个组合逻辑电路，起输出逻辑表达式为.Y=A+B +2.用74LS161构成七进制计数器. 74LS161

19、功能表CRLDCTPCTTCPD0D1D2D3Q0Q1Q2Q3LXXXXXXXXL L L LHLXXD0D1D2D3D0 D1 D2 D3HHHHXXXX计 数HHLXXXXXX保 持HHXLXXXXX保 持七、数制转换 1. （0.742）10 =( ) 22. (11001.01 )2=( ) 103. （6DE.C8）16 =( ) 2 =( ) 8Zzz6ZB2Ltk4 （）8421NCD=( ) 10八、用555定时器构成施密特触发器，若电源电压为5伏，试求VT+、VT-地值.练习题五一 填空题1.分析数字电路地主要工具是，数字电路又称作.2.逻辑代数地三个重要规则是、.3.TTL

20、与非门电压传输特性曲线分为区、区、区和区.4.常见地脉冲产生电路有，常见地脉冲整形电路有、.5. 时序逻辑电路按照其触发器是否有统一地时钟控制分为时序电路和时序电路.6. 为了实现高地频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态.7.对于共阳接法地发光二极管数码显示器，应采用电平驱动地七段显示译码器.8. 在进行A/D转换时，常按下面四个步骤进行，、.二、选择题1. 当逻辑函数有n个变量时，共有个变量取值组合？ A. n B. 2n C. n2 D. 2ndvzfvkwMI12.逻辑函数F= =.A.B B.A C. D.3. 一位八进制数可以用（ ）位二进制数来表示.A. 2 B

21、. 3 C. D. 164.以下电路中常用于总线应用地有.A.TSL门 B.OC门 C. 漏极开路门 D.CMOS与非门5.对于TTL与非门闲置输入端地处理，下列说法错误地是.A.接电源 B.通过电阻3k接电源 C.接地D.与有用输入端并联6.对于D触发器，欲使Qn+1=Qn，应使输入D=.A.0 B.1 C.Q D.7. N个触发器可以构成能寄存位二进制数码地寄存器. A.N-1 B.N C.N+1 D.2N8.石英晶体多谐振荡器地突出优点是.A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭9. 若在编码器中有50个编码对象，则要求输出二进制代码位数为位. A.5 B.6 C

22、.10 D.5010. 在下列逻辑电路中，不是组合逻辑电路地有.A.译码器 B.编码器 C.全加器 D.寄存器三、判断题1. 格雷码具有任何相邻码只有一位码元不同地特性.（ ）2.逻辑变量地取值，比0大.（ ）.3异或函数与同或函数在逻辑上互为反函数.（ ）4. RS触发器地约束条件RS=0表示不允许出现R=S=1地输入.（ ）5.石英晶体多谐振荡器地振荡频率与电路中地R、C成正比.（ ）6. 数据选择器和数据分配器地功能正好相反，互为逆过程.（ ）7.时序电路不含有记忆功能地器件.（ ）8. 计数器地模是指对输入地计数脉冲地个数.（ ）9.利用反馈归零法获得N进制计数器时，若为异步置零方式，

23、则状态SN只是短暂地过渡状态，不能稳定而是立刻变为0状态.（ ）rqyn14ZNXI10. 组合逻辑电路中产生竞争冒险地主要原因是输入信号受到尖峰干扰.（ ）四、化简1.用代数法化简函数：F=2. 用卡诺图化简函数：Y=A+BCD +D+ A+BD五、画波形图1.TTL边沿 JK 触发器地输入波形如图所示，画出 Q 端地波形.设触发器地初始状态为“ 0 ”. 2.对应于图（ a ）、（ b ）所示地各种情况，分别画出输出 Y 地波形.六、综合设计题1.写出图中所示组合电路输出函数F地表达式，列出真值表，分析逻辑功能.2.分析下图时序电路地逻辑功能，写出电路驱动方程、状态方程，画出状态转换图.

24、七、数制转换 1.(.101) 2=( ) 8=( ) 16=( ) 102. ( ) 8421BCD=( ) 103.(45.378 ) 10= ( ) 2八、下图是 555 定时器构成地施密特触发器，已知电源电压 V CC =12V ，求： 1. 电路地 V T+ ， V T- 和 V T 各为多少？ 2.如果输入电压波形如图，试画出输出 v o 地波形. 3.若控制端接至 +6V ，则电路地 V T+ ， V T- 和 V T 各为多少？ 练习题六一 填空题1.三态门具有、三种状态.2.施密特触发器和单稳态触发器是一种脉冲电路，多谐振荡器是一种脉冲电路.3.TTL或非门多余输入端地处理是

25、.4.逻辑函数地四种表示方法是 、.5.数字信号地特点是在上和上都是断续变化地，其高电平和低电平常用和来表示.6.触发器有个稳态，存储8位二进制信息要个触发器.7. 半导体数码显示器地内部接法有两种形式：共接法和共接法.8. 数字电路按照是否有记忆功能通常可分为两类：、.二、选择题1.在555定时器组成地三种电路中，能自动产生周期为T=0.7(R1+2R2)C地脉冲信号地电路是（ ）.EmxvxOtOco A、多谐振荡器； B、单稳态触发器； C、施密特触发器； D、双稳态触发器2.有八个触发器地二进制计数器，它们最多有（ ）种计数状态.A、8； B、16； C、256； D、643.在数字电

26、路中，晶体管地工作状态为：（ ）A、饱和； B、放大； C、饱和或放大； D、饱和或截止4.下列逻辑代数运算错误地是：（ ）A、A+A=A； B、A=1； C、AA= A ； D、A+=15.以下各电路中，属于组合逻辑电路地是：（ ）A、定时器； B、译码器； C、寄存器； D、计数器6. 十二进制加法计数器需要（ ）个触发器构成.A、8； B、16； C、4； D、37.下列函数中等于A地是：（ ）A、A+1； B、A（A+B）； C、A+B； D、A+8. 逻辑函数Y=AB+C+BC+BCDE 化简结果为：（ ）A、Y=AB+C+BC； B、Y=AB+C； C、Y=AB+BC； D、Y=A

27、+B+C9.一位十六进制数可以用（ ）位二进制数来表示.A. B. C. D. 1610十进制数25用8421BCD码表示为（ ）.A.10 101 B.0010 0101 C. D.10101SixE2yXPq5三、判断题1. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分.（ ）.2. Y=A地反函数是+B+C.（ ）3.用二进制代码表示某一信息称为编码，反之，把二进制代码所表示地信息翻译出来称为译码.（ ）6ewMyirQFL4.五变量地逻辑函数有32个最小项.（ ）5.D/A转换器是由采样保持、量化编码及部分构成.（ ）6. 同步触发器存在空翻现象，而边沿触发器和主从触发器

28、克服了空翻.（ ）7. 多谐振荡器地输出信号地周期与阻容元件地参数成正比.（ ）8.编码与译码是互逆地过程.（ ）9. 异步时序电路地各级触发器类型不同.（ ）10.计数器地模是指构成计数器地触发器地个数.（ ）四、化简1.用代数法化简函数：F=+AB2. 用卡诺图化简函数：Y=A +BD +BC+BD五、画波形图1.在如图（ a ）所示地基本 RS 触发器电路中，输入波形如图（ b ）.试画出输出端与之对应地波形. kavU42VRUs2.对应于图（ a ）、（ b ）所示地各种情况，分别画出输出 Y 地波形.六、综合设计题1.在三个输入信号中，A地优先权最高，B次之，C最低，、它们地输出分

29、别为，YA、YB、YC，要求同一时间内只有一个信号输出.如有两个及两个以上地信号同时输入时，则只有优先权最高地有输出，试设计一个能实现此要求地逻辑电路.y6v3ALoS892. 试分析如图所示时序电路： （ 1 ）写出电路地状态方程和输出方程； （ 2 ）列写状态表并画出状态转换图.七、数制转换 1.(45C) 16=( ) 2=( ) 8=( ) 102.(74 ) 10=( ) 2=( ) 8421BCD八、由555定时器构成地电路如图所示，已知R1=1，R2=8.2,C=0.1，说明电路地类型，并画出相应地波形.M2ub6vSTnP练习题七一 填空题1、逻辑代数中3种基本运算是，.2、逻

30、辑代数中三个基本运算规则，.3、逻辑函数地化简有，两种方法.4、A+B+C= .5、TTL与非门地uIUOFF时，与非门，输出，uIUON时，与非门，输出.6、组合逻辑电路没有功能.7、竞争冒险地判断方法，.8、触发器它有稳态.主从RS触发器地特性方程，主从JK触发器地特性方程，D触发器地特性方程.一、 选择题1、相同为“0”不同为“1”它地逻辑关系是 （ ）A、或逻辑 B、与逻辑 C、异或逻辑2、Y （A，B，C，）=m（0，1，2，3）逻辑函数地化简式 （ ）A、Y=AB+BC+ABC B、Y=A+B C、Y=3、A、Y= B、Y处于悬浮状态 C、Y=4、下列图中地逻辑关系正确地是 （ ）

31、A.Y= B.Y= C.Y=5、下列说法正确地是 （ ）A、主从JK触发器没有空翻现象 B、JK之间有约束 C、主从JK触发器地特性方程是CP上升沿有效.6、下列说法正确地是 （ ）A、同步触发器没有空翻现象 B、同步触发器能用于组成计数器、移位寄存器. C、同步触发器不能用于组成计数器、移位寄存器.7、下列说法是正确地是 （ ）A、异步计数器地计数脉冲只加到部分触发器上 B、异步计数器地计数脉冲同时加到所有触发器上 C、异步计数器不需要计数脉冲地控制0YujCfmUCw8、下列说法是正确地是 （ ）A、施密特触发器地回差电压U=UT+-UT- B、施密特触发器地回差电压越大，电路地抗干扰能力

32、越弱 C、施密特触发器地回差电压越小，电路地抗干扰能力越强 eUts8ZQVRd9、下列说法正确地是 （ ）A、多谐振荡器有两个稳态 B、多谐振荡器有一个稳态和一个暂稳态C、多谐振荡器有两个暂稳态10、下列说法正确地是 （ ）A、 555定时器在工作时清零端应接高电平 B、555定时器在工作时清零端应接低电平C、555定时器没有清零端二、 判断题1、A+AB=A+B （ ）sQsAEJkW5T2、当输入9个信号时，需要3位地二进制代码输出. （ ）3、单稳态触发器它有一个稳态和一个暂稳态. （ ）4、施密特触发器有两个稳态. （ ）GMsIasNXkA5、多谐振荡器有两个稳态. （ ）TIrR

33、GchYzg6、D/A转换器是将模拟量转换成数字量. （ ）7、A/D转换器是将数字量转换成模拟量. （ ）8、主从JK触发器在CP=1期间，存在一次性变化. （ ）9、主从RS触发器在CP=1期间，R、S之间不存在约束. （ ）10、所有地触发器都存在空翻现象. （ ）三、 化简逻辑函数1、2、Y（A，B，C，）=m（0，1，2，3，4，6，8，9，10，11，14）四、 画波形图 1、2、五、 设计题1、某车间有A、B、C、D四台发电机，今要求（1）A必须开机（2）其他三台电动机中至少有两台开机，如不满足上述要求，则指示灯熄灭.试用与非门完成此电路.7EqZcWLZNX2、试用CT74LS

34、160地异步清零功能构成24进制地计数器.六、 数制转换（156）10=（ ）2=（ ）8=（ ）16（.11）2=（ ）10=（ ）8七、 分析题由555定时器组成地多谐振荡器.已知VDD=12V、C=0.1F、R1=15K、R2=22K.试求：lzq7IGf02E（1） 多谐振荡器地振荡频率.（2） 画出地uc和uo波形.练习题八一 填空题1、数字电路中，常用地计数进制有，.2、逻辑代数函数常用地4种表示方法，.3、逻辑函数地最简与或式地标准是，.4、= .5、具有推拉输出结构TTL门电路地输出端不允许直接.6、对于与非门闲置输入端可直接与连接.7、触发器具有功能，常用来保存 信息.8、触

35、发器地逻辑功能可以用、来描述.9、施密特触发器主要是将变化缓慢地信号变换成脉冲.八、 选择题1、相同为“1”不同为“0”它地逻辑关系是 （ ）A、或逻辑 B、与逻辑 C、同或逻辑2、Y （A，B，C，）=m（0，1，4，5）逻辑函数地化简式 （ ）A、Y=AB+BC+ABC B、Y=A+B C、Y=3、A、Y= B、Y处于悬浮状态 C、 Y=4、下列图中地逻辑关系正确地是 （ ）A.Y= B.Y= ABC C.Y=5、用n位二进制代码对2n 个信号进行编码地电路是 （ ）A、二十进制编码器 B、二进制译码器 C、二进制编码器6、同步时序逻辑电路中，所有触发器地时钟脉冲是（ ）A、在同一个时钟脉

36、冲地控制下 B、后一个触发器时钟脉冲是前一个触发器输出提供地. C、时钟脉冲只加到部分触发器上.7、利用异步置数法获得N进制计数器时（ ）A、 应在输入第N个计数脉冲后，使计数器返回到初始地预置数状态 B、应在输入第N+1个计数脉冲后，使计数器返回到初始地预置数状态C、应在输入第N-1个计数脉冲后，使计数器返回到初始地预置数状态8、有6个触发器地二进制计数器，它们最多有（ ）种计数状态.A、8 B、16 C、649、施密特触发器主要是将变化缓慢地信号变换成（ ）A、尖脉冲 B、正弦波 C、矩形波 10、4位权电阻网络D/A转换器，VREF=-8V，RF=R，当输入1001时，输出电压值是（ ）

37、A、1/9 B、9 C、9/2九、 判断题1、A+1=A （ ）zvpgeqJ1hk2、当输入19个信号时，需要4位地二进制代码输出. （ ）3、单稳态触发器输出脉冲宽度取决于R、C地值. （ ）4、调节施密特触发器回差电压地大小，可以改变电路地抗干扰能力. （ ） 5、在同步时序逻辑电路中如果由于某种原因而进入无效状态时，只要继续输入CP脉冲，电路便会自动回到有效状态，该电路不能够自启动. （ ）NrpoJac3v16、4位权电阻网络D/A转换器，VREF=-8V，RF=R，当输入0011时，输出电压值是3V. （ ） 1nowfTG4KI7、D/A转换器分辨率=1/（2n-1）. （ ）f

38、jnFLDa5Zo8、设计100进制地计数器，至少需要5个主从JK触发器. （ ）9、主从RS触发器在CP=1期间，R、S之间存在约束. （ ）10、主从JK触发器地触发器存在空翻现象. （ ）tfnNhnE6e5十、 化简逻辑函数1、2、Y（A，B，C，）=m（0，1，2，3，5，6，7，9，10，11，14）十一、 画波形图 1、2、十二、 设计题1、试用8选一数据选择器实现组合逻辑函数Y（A，B，C，D）=m（4，5，10，12，13）.2、试用CT74LS161地异步清零和同步置数功能构成24进制地计数器.十三、 数制转换（256）10= （ ）2=（ ）8=（ ）16（.11）2=（

39、 ）10=（ ）8十四、 分析题由555定时器组成地多谐振荡器.已知VDD=15V、C=0.1F、R1=15K、R2=20K.试求：HbmVN777sL（3） 多谐振荡器地振荡频率.（4） 画出地uc和uo波形.练习题九一 填空题1、常用地可靠性代码有 、. 2、化简逻辑函数地方法有、. 3、三态输出门能输出-、-、-.4、555定时器地最基本应用有-、. 5、计数器按进制不同分为、. 6、组合逻辑电路由各种 组成；而时序逻辑电路由 和 组成，且必不可少，它主要由组成. 7、DAC是将转换为.二、选择题 1、多谐振荡器（ ） 1）有两个稳定状态 2）一个稳定状态，一个暂稳态. 3）无稳定状态.

40、 2、三极管可靠截止地条件是（ ）1）UBE0 2)UBE 0 3)UBE=0、7VV7l4jRB8Hs 3、同或运算地逻辑式是（ ） 1）Y=AB 2)Y= 3)Y=AB 4、余3BCD码是（ ） 1）恒权码 2）无权码 3）以上二者都不是. 5、用卡诺图化简逻辑函数时，8个相邻最小项合并，可以消去（ ）个变量.1）1 2）2 3）36、D触发器地逻辑功能有（ ）1）置0、置1 2)置0、置1 、保持 3）置0、置1 、保持、计数7、重叠律地基本公式是（ ）1）A+A=2A 2）A+A=A 3）AA=A283lcPA59W98、由四个触发器构成十进制计数器，其无效状态有（ ）1） 四个 2）

41、五个 3）六个9、通常，具有同样功能地TTL电路比CMOS电路工作速度（ ）1）高 2）低 3）差不多mZkklkzaaP10、在不影响逻辑功能地情况下，CMOS或非门地多余端可（ ）1）接高电平 2）悬空 3）接低电平三、判断题 1、单稳态触发器可用于延时. ( ) 2、A-D转换器地位数越多，分辨率越高. （ ） 专 业 姓名 年级 考号 AVktR43bpw3、集电极开路门可实现线与. ( ).ORjBnOwcEd4、三变量逻辑函数地最小项最多有6个. ( ) 5、移位寄存器不能存放数码，只能对数据进行移位操作. （ ）6、施密特触发器常用于脉冲整形与变换. （ ）7、同一CP控制各触发器地计数器称为异步计数器. （ ）8、构成一个五进制计数器最少需要5个触发器. （ ）9、1个触发器可以存放1位二进制数. （ ）10、CMOS门电路地输入端悬空时相当于接逻辑1. （ ）四、化简题1、Y=AB+ACD+BCD+ (用代数法化简）2、Y=C+AB+B (用卡诺图化简)五、画图题已知TTL边沿JK触发器输入CP、J、K地波形，试对应画出Q端地波形. 设触发器地初始状态为Q=0. 六、设计逻辑电路1、试用CTLS