电子行业典型的时序逻辑电路的安装与调试(PPT106页).ppt

1、典型的时序逻辑电路的安装与调试,情境任务目录,任务三,1能分析、设计和制作典型的时序逻辑电路。 2能设计和制作寄存器、顺序脉冲发生器电路 3用仪器仪表测试典型的时序逻辑电路。 4分析和仿真典型的时序逻辑电路。 5编写文档记录常用集成逻辑门电路的学习过程和测试结果。（一组交一份） 6相互交流和学习。,任务目标与要求,任务三目录,学习要点： 时序逻辑电路的分析方法 寄存器的逻辑功能和使用方法 计数器等中规模集成电路的逻辑功能和使用方法,任务基础知识,任务基础知识一时序逻辑电路的分析方法,一、时序电路的特点,时序电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。,二、

2、时序电路逻辑功能的表示方法,时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。,逻辑表达式有：,三、时序电路的分类,（1） 根据时钟分类 同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。 异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。 （2）根据输出分类 米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。 莫尔型时序电路的输出

3、仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图、状态表或时序图,判断电路逻辑功能,1,2,3,5,计算,4,四、时序电路的分析方法与步骤,观看分析讲解,分析实例1,时钟方程：,输出方程：,输出仅与电路现态有关，为莫尔型时序电路。,同步时序电路的时钟方程可省去不写。,驱动方程：,1,写方程式,分析电路逻辑功能,2,求状态方程,JK触发器的特征方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1

4、,1 1 0,1 1 1,0 0 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,画状态图、时序图,状态图,5,电路功能,时序图,有效循环的6个状态分别是05这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即： 000001011111110100000 所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y1。,输出方程：,输出与输入有关，为米利型时序电路。,同步时序电路，时钟方程省去。,驱动方程：,1,写方程式,分析实例2

5、,分析电路逻辑功能,2,求状态方程,T触发器的特征方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,4,5,电路功能,由状态图可以看出，当输入X 0时，在时钟脉冲CP的作用下，电路的4个状态按递增规律循环变化，即： 0001101100 当X1时，在时钟脉冲CP的作用下，电路的4个状态按递减规律循环变化，即： 0011100100 可见，该电路既具有递增计数功能，又具有递减计数功能，是一个2位二进制同步可逆计数器。,画状态图时序图,电路没有单独的输出，为莫尔型时序电路。,异步时序电路，时钟方程：,驱动方程：,1,写方程式,分析实例3,分析电路逻辑功能,2,求状态方程,

6、D触发器的特征方程：,将各触发器的驱动方程代入，即得电路的状态方程：,3,计算、列状态表,4,5,电路功能,由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000111110101100011010001000 电路具有递减计数功能，是一个3位二进制异步减法计数器。,画状态图、时序图,分析实例,观看教材例-讲解演示,本节小结,时序电路的特点是：在任何时刻的输出不仅与输入有关，而且还决定于电路原来的状态。为了记忆电路的状态，时序电路必须包含有存储电路。存储电路通常以触发器为基本单元电路构成。 时序电路可分为同步时序电路和异步时序电路两类。它们的主要区别是，前者的

7、所有触发器受同一时钟脉冲控制，而后者的各触发器则受不同的脉冲源控制。 时序电路的逻辑功能可用逻辑图、状态方程、状态表、卡诺图、状态图和时序图等6种方法来描述，它们在本质上是相通的，可以互相转换。 时序电路的分析，就是由逻辑图到状态图的转换。,任务基础知识二寄存器,在数字电路中，用来存放二进制数据或代码的电路称为寄存器。,寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。,按照功能的不同，可将寄存器分为数码寄存器和移位寄存器两大类。数码寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用

8、下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。,一、寄存器的功能和分类,二、数码寄存器,1. 单拍工作方式的数码寄存器,无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：,2. 双拍工作方式基本寄存器,观看寄存器讲解,八D寄存器 ：三态输出,共输出控制,共时钟,三、移位寄存器,所谓“移位”，就是将寄存器所存各位数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成三种：,根据移位数据的输入输出方式

9、，又可将它分为四种：,串入串出,串入并出,并入串出,并入并出,串行输入串行输出 串行输入并行输出 并行输入串行输出 并行输入并行输出：,1.单向移位寄存器,并行输出,4位右移 移位寄存器,时钟方程：,驱动方程：,状态方程：,观看右移寄存器讲解,并行输出,4位左移 移位寄存器,时钟方程：,驱动方程：,状态方程：,单向移位寄存器具有以下主要特点： （1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。 （2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。 （3）若串行输

10、入端状态为0，则n个CP脉冲后，寄存器便被清零。,2.双向移位寄存器,M=0时右移,M=1时左移,3.集成双向移位寄存器74LS194,集成移位寄存器简介,四、寄存器的应用,1.环形计数器,结构特点,即将FFn-1的输出Qn-1接到FF0的输入端D0。,工作原理,根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或Q非端，将轮流地出现矩形脉冲。,能自启动的4位环形计数器,状态图,由74LS194构成的能自启动的4位环形计数器,时序图,2.扭环形计数器,结构特点,状态图,能自启动的

11、4位扭环形计数器,本节小结,寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。任何现代数字系统都必须把需要处理的数据和代码先寄存起来，以便随时取用。 寄存器分为基本寄存器和移位寄存器两大类。基本寄存器的数据只能并行输入、并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据可以并行输入、并行输出，串行输入、串行输出，并行输入、串行输出，串行输入、并行输出。 寄存器的应用很广，特别是移位寄存器，不仅可将串行数码转换成并行数码，或将并行数码转换成串行数码，还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路。,任务基础知识三计数器,在数字电路中，能够记忆输入脉冲个

12、数的电路称为计数器。,计数器,二进制计数器,十进制计数器,N进制计数器,加法计数器,同步计数器,异步计数器,减法计数器,可逆计数器,加法计数器,减法计数器,可逆计数器,二进制计数器,十进制计数器,N进制计数器,一、计数器的功能和分类,二、二进制计数器,1.同步二进制计数器,3位同步二进制加法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,状态图,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲CP翻转一次,FF1在Q0=1时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。,电路图,由于没有无效状态，电路能自启动。

13、,推广到n位同步二进制加法计数器,驱动方程,输出方程,3位同步二进制减法计数器,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,状态图,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲CP翻转一次,FF1在Q0=0时，在下一个CP触发沿到来时翻转。,FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。,电路图,由于没有无效状态，电路能自启动。,推广到n位同步二进制减法计数器,驱动方程,输出方程,3位同步二进制可逆计数器,输出方程,电路图,4位集成同步二进制加法计数器74LS161/163,74LS163的引脚排列和74LS161相同，不同之处是74LS163

14、采用同步清零方式。,双4位集成同步二进制加法计数器CC4520,CR=1时，异步清零。,CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。,CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。,CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。,4位集成同步二进制可逆计数器74LS191,4位集成同步二进制可逆计数器74LS193,2.异步二进制计数器,3位异步二进制加法计数器,状态图,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次，,FF1在Q0由1变0时翻转，,FF2在Q1由

15、1变0时翻转。,3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。,驱动方程：,电路图,3位异步二进制减法计数器,状态图,选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。,输出方程：,时钟方程：,时序图,FF0每输入一个时钟脉冲翻转一次，,FF1在Q0由0变1时翻转，,FF2在Q1由0变1时翻转。,3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T型。,驱动方程：,电路图,异步二进制计数器级间连接规律,4位集成异步二进制加法计数器74LS197,4个CP下降沿触发的JK触发器，分别用FF0

16、、FF1、FF2 、FF3表示。,三、 十进制计数器,1.同步十进制加法计数器,时钟方程：,电路图,各触发器的驱动方程：,JK触发器的特征方程：,将驱动方程代入,得到各触发器的状态方程：,输出方程：,将无效状态10101111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。,状态图,功能描述： 由状态图可知，该电路是一个同步十进制加法计数器,状态图,.同步十进制减法计数器,同步十进制可逆计数器,集成同步十进制计数器,集成同步十进制加法计数器74160、74162的引脚排列图、逻辑功能示意图与74161、74163相同，不同的是，74160和74162是同步十

17、进制加法计数器，而74161和74163是4位同步二进制（16进制）加法计数器。此外，74160和74162的区别是，74160采用的是异步清零方式，而74162采用的是同步清零方式。 74190是单时钟集成同步十进制可逆计数器，其引脚排列图和逻辑功能示意图与74191相同。 74192是双时钟集成同步十进制可逆计数器，其引脚排列图和逻辑功能示意图与74193相同。,.异步十进制加法计数器,状态图,集成异步十进制计数器74LS90,四、N进制计数器,1.用同步清零端或置数端归零构成N进置计数器,2.用异步清零端或置数端归零构成N进置计数器,（1）写出状态SN-1的二进制代码。 （2）求归零逻辑

18、，即求同步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,（1）写出状态SN的二进制代码。 （2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。 （3）画连线图。,利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。,在前面介绍的集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置9功能。,用74

19、LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。,（3）画连线图。,SN-1S12-1S111011,（2）求归零逻辑。,例,D0D3可随意处理,D0D3必须都接0,用74LS197来构成一个十二进制计数器。 （1）写出状态SN的二进制代码。,（3）画连线图。,SNS121100,（2）求归零逻辑。,例,D0D3可随意处理,D0D3必须都接0,用74LS161来构成一个十二进制计数器。,SNS121100,例,D0D3可随意处理,D0D3必须都接0,SN-1S111011,3.提高归零可靠性的方法,4.计数器容量的扩展,异步计数器一般没有专门的进位信号输出端，通常可以

20、用本级的高位输出信号驱动下一级计数器计数，即采用串行进位方式来扩展容量。,100进制计数器,60进制计数器,64进制计数器,同步计数器有进位或借位输出端，可以选择合适的进位或借位输出信号来驱动下一级计数器计数。同步计数器级联的方式有两种，一种:级间采用串行进位方式，即异步方式，这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异步方式的速度较慢。另一种:级间采用并行进位方式，即同步方式，这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲，而低位计数器的进位输出送高位计数器的计数控制端。,12位二进制计数器（慢速计数方式）,12位二进制计数器（快速计数方式）,在此种接线方式中，

21、只要片1的各位输出都为1，一旦片0的各位输出都为1，片2立即可以接收进位信号进行计数，不会像基本接法中那样，需要经历片1的传输延迟，所以工作速度较高。这种接线方式的工作速度与计数器的位数无关。,5.计数器应用举例,例1：数字频率计原理电路的设计。,1 秒钟,数字频率计原理图,1Hz !,计数器：用于确定清零、计数、显示的时间。,根据计数器的状态确定何时清零、何时计数、何时显示。,被测信号,Q2Q1Q0=001、101时：,ux作为CPA被送入计数器进行计数,1. 计数显示部分,Q2Q1Q0=100、000时：,计数器清零,Q2Q1Q0=010、011、111、110时：,ux被封锁，计数器输出

22、保持。,2. 循环计数器部分,自动时:,Q2Q1Q0组成五进制计数器：,手动时：,Q2Q1Q0的状态转换关系,自动测量过程：,手动测量过程：,例2. 电子表电路。,功能说明：,2. 只显示 1、2、3、 9、10、11、12 ，十位不显示 “0” !,1. 只计 12 个小时；,清零,如何实现?,R 0(2) = 1,数字表整体框图,本节小结,计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。 计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构

23、成。在用集成计数器构成N进制计数器时，需要利用清零端或置数控制端，让电路跳过某些状态来获得N进制计数器。,1.计数器型顺序脉冲发生器,在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。,计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成。,顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一般由计数器（包括移位寄存器型计数器）和译码器组成。作为时间基准的计数脉冲由计数器的输入端送入，译码器即将计数器状态译成输出端上的顺序脉冲，使输出端上的状态按一定时间、一定顺序轮流为1，或者轮流为0。前面介绍过的环形计数器的输出就是顺序脉冲，故可不加译码电路即可直接作

24、为顺序脉冲发生器。,六、顺序脉冲发生器,时序图,译码器,电路图,计数器,用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器。,移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成。其中环形计数器的输出就是顺序脉冲，故可不加译码电路就可直接作为顺序脉冲发生器。,2.移位型顺序脉冲发生器,时序图,3.集成顺序脉冲发生器,CD4017是集成顺序脉冲发生器，也是十进制计数分频器，其内部由计数器及译码器两部分电路组成，由译码输出实现对脉冲信号的分配，整个输出时序就是Y0Y9，在时钟作用下依次出现高电平，宽度等于时钟周期。,CD4017有3个输入端。其中一个是清零端R，当在R端上加高电平或正脉冲时，计数器中各计数单元输出为0，经译码，只有对应“0”状态的输出端Y0为高电平，其余均为低电平。另外两个输入是时钟输入端CP和CPE，如果要用上升沿来计数，则信号由CP端输入，此时CPE应置0；若要用下降沿来计数，则信号由CPE端输入，此时CP应置1。,CD4017有10个译码输出端Y0Y9，每个输出端的状态与输入计数器的时钟脉冲的个数相对应。为了级联