第五章 数字化测量技术.pptx

1、数字化电气测量系统设计,上海交通大学电气工程系 罗利文,数字化电气测量系统基本构成,5.1 数据采集系统（S/H&A/D）,集中式 多路分时采集 多路同步采集 分布式 利用计算机网络将分散的数据采集站点联接成一个大的数据采集系统,集中式数据采集系统（S/H &A/D）,按照是否多路共用采样保持器S/H，多路模拟输入通道可分为： 集中式数据采集 多路分时采样 不强调多路输入数据的相关性 分布式数据采集 多路同时采样 强调多路输入数据的相关性，如同时采样电压和电流计算功率、阻抗等。,5.1.2分布式数据采集系统,每个采集站都可成为数据采集系统 不要求实时数据，一般用于设备的数据维护和管理,5.2

2、数字化电气测量常用MCU或DSP特点,可用的微处理器种类非常多：8位MCS-51系列、16位TI-430系列、16/32位ARM系列以及16/32位DSP系列。 不同点： 体系结构：Von-NeuMann，Harvard(程序设计阶段不可见) 存储器容量：几K-数兆Bytes 运行速度：1us-几ns 相同点 （可能的）片上外围接口（On-Chip Peripherals）：A/D转换输入接口、外部中断输入接口、外部事件计数输入接口、显示接口（LED、LCD）、通信接口（I2C、SPI、SCI、CAN、USB）；脉冲捕捉接口（Capture）、正交编码脉冲接口（QEP） 编程及调试平台：IAR

3、，Keil 调试工具：Jtag仿真器,On-Chip A/D,硬件条件： 模拟调理电路输出正极性0-3V/5V电压送微处理器片上A/D接口输入。 参考电压（Reference voltage）一般由片内提供。（1.25V/2.5V） 微处理器片内时钟振荡电路输出的时基信号经过可编程的分频器，为A/D转换提供时钟信号。 软件编程 A/D接口控制寄存器中的启动转换控制位一旦有效，将启动一次A/D转换。A/D转换所需时间（conversion time）与A/D转换时钟信号周期成正比，但最快转换时间则取决于ADC器件的性能。 一旦A/D转换完成，状态寄存器中的完成标志被置位，并向CPU发出A/D中断

4、申请，CPU响应该中断请求，自动转入A/D转换结束中断服务子程序，读取A/D转换结果。 A/D转换通常都是等时间间隔进行的，所以启动A/D转换可以放在定时中断服务子程序中，而读取A/D转换结果的程序仍然需在A/D转换结束中断服务子程序中。定时启动A/D转换的时间间隔长度应大于A/D最快转换时间和A/D转换结束中断服务子程序的执行时间之和。,On-chip Timer,定时/计数器接口电路本质上就是脉冲计数器。如果输入脉冲信号为时基脉冲（频率为f0），在某段时间t内，脉冲计数器输入脉冲的个数为N，则时间间隔t=N/f0；如果输入脉冲为从引脚输入的非周期性脉冲，则只能完成脉冲计数，无法计算时间间隔

5、。 定时/计数器接口电路可以设定在定时器方式或计数器方式，定时时基信号也可以通过编程选择。 定时器产生的定时间隔=（定时器最大计数值-定时器计数初值）*时基信号周期。例如一个16位定时器，时基信号周期为1s，编程设定计数初值为0。一旦启动定时器工作，定时器就开始对输入时基脉冲计数，每输入一个脉冲，定时计数器就加1，直到定时计数器为0 xFFFF，此时再来一个脉冲，定时计数器就溢出，同时会产生一个定时器溢出中断，通过对该中断事件的编程可以实现等时间间隔的A/D采样、指示灯闪烁、DRAM的动态刷新、单次或周期性脉冲输出以及生成PWM脉冲等一系列任务。,On-Chip Capture脉冲捕捉单元,用

6、于电气测量和控制的微处理器一般都配有片上脉冲捕捉单元，该接口单元与定时器硬件电路配合可以快速完成对输入脉冲发生跳变（通过编程可以选择上升沿、下降沿或两者）时刻的捕捉。 以TI-C2000DSP为例，DSP的CAP单元内部有一个两单元FIFO堆栈，如果通过编程设定CAP单元的输入为上升沿。当输入为周期性的脉冲时，假设当前FIFO堆栈内容为空，第一个上升沿到来时，CAP单元控制电路立即将选定定时器中的计数值推入两级FIFO的顶层，当第二个上升沿到来时，CAP单元控制电路又立即将定时器中的计数值推入两级FIFO的底层，这样相邻两次上升沿到来的时刻以定时计数器数值的形式记录在两级FIFO堆栈单元中。当

7、两级FIFO堆栈单元满时，CAP单元向CPU发出中断申请，CPU响应该中断并转入中断服务程序，通过连续两次读FIFO堆栈，就得到两次上升沿到来的时刻，也即得到周期性脉冲输入的周期。利用CAP单元很容易测量交流电的频率或周期。由于脉冲跳变时刻的捕捉是通过硬件电路完成的，捕捉时延一般只有ns级，而且这种时延因为只取决于捕捉电路本身，所以是固定的，不会因为程序设计不同而不同。,正交编码脉冲接口单元（QEP）,在电机的闭环调速控制中，需要实时测量电机的转子轴机械位置和转速。光电编码器输出三个信号：正交脉冲A、B和方向信号DIR。 QEP电路可以对固定在电机轴上的光电编码器产生的正交编码脉冲A、B路信号

8、进行解码和计数，从而获得电机的位置和速率等信息。,QEP电路对输入的正交编码脉冲的上升沿和下降沿都进行计数，因此对输入的正交编码脉冲进行4倍频后作为Timer的计数脉冲，并通过QEP电路的方向检测逻辑确定哪个脉冲序列相位超前，然后产生一个方向信号作为Timer的增减计数方向输入，当电机正转时，Timer增计数，当电机反转时，Timer减计数。正交编码脉冲、定时器计数脉冲及计数方向时序逻辑如下图5-4所示。 光电编码器的正交编码脉冲输入到MCU或DSP的QEPl、QEP2脚，选定某个定时器Timer对输入的正交脉冲进行解码和计数。要使QEP电路正常工作，必须使Timer工作在定向增减模式。在此模

9、式下，QEP电路不仅为定时器Timer提供计数脉冲，而且还提供计数方向控制信号DIR。,在QEP模式下，Timer增计数到0 xFFFF时将返回0重新开始增计数，当减到0时，翻转到0 xFFFF重新开始减计数。选择适合的时基脉冲频率，使得采样时间内计数脉冲的数目远小于Timer的周期数0 xFFFF，要求在增减计数过程中至多有一次翻转。,电机转子旋转的机械角度,在QEP模式下，Timer增计数到ffffh时将返回0重新开始增计数，当减到0时，翻转到ffffh重新开始减计数。选择适合的时基脉冲频率，使得采样时间内计数脉冲的数目远小于Timer的周期数ffffh，所以在增减计数过程中至多有一次翻转

10、。,P为电机旋转1周Timer的脉冲计数值。,在t时间内电机转子旋转的机械角度为：,5.3 A/D 转换器,A/D转换器的基本概念 将模拟量转换成与之相应的数字量的器件。 A/D转换过程主要包括采样、量化和编码三个过程组。 1. 采样：把输入的连续时间变化的模拟量离散化，即变成时间域上断续的模拟量。 2. 量化：把采样取得的在时域上断续但是在幅值上连续的模拟量进行量化。 3. 编码：把已经量化的数字量用一定的代码表示输出。,A/D转换器的主要技术指标,1分辨力: Q=VFS2n 位数n越多，则量化增量越小，量化误差越小，分辨力也就越高。常用的有8位、10位、12位、16位、24位等。例如，某

11、AD转换器输入模拟电压的变化范围为-10V+10V，转换器为 8位，若第一位用来表示正、负符号，其余 7位表示信号幅值，则最末一位数字(一个LSB)可代表80mV模拟电压，即转换器可以分辨的最小模拟电压为80mV。而同样情况用一个 10位转换器能分辨的最小模拟电压为20mV（分辨力 Q=10V2920mV）。 2转换精度（最大量化误差） 由于采用了四舍五入的方法，最大量化误差为分辨力数值的一半。全量程的相对误差则为（Q2VFS100）。可见，AD转换器数字转换的精度由最大量化误差决定。实际上，许多转换器末位数字并不可靠，实际精度还要低一些。,3转换速度 转换速度是指完成一次转换所用的时间。转换

12、速度与转换原理有关，如逐位逼近式AD转换器的转换速度要比双积分式AD转换器高许多。除此以外，转换速度还与转换器的位数有关，一般位数少的转换器转换速度高。目前常用AD转换器转换位数有8、10、12、14、16位，其转换速度依转换原理和转换位数不同而不同，一般在几微秒至几百毫秒之间。 由干转换器必须在采样间隔Ts内完成一次转换工作，因此转换器能处理的最高信号频率就受到转换速度的限制。如50us内完成10位AD转换的高速转换器，这样，其采样频率可高达20KHZ。,5.2.2. A/D 转换原理,1逐次比较（SAR）型ADC 2并行比较型A/D转换器 双积分型（Dual Ramp ） ADC *4.

13、-型 ADC 工作原理,逐次比较（SAR）型ADC,3bits逐次逼近式转换器的构成原理。 首先，控制电路使SAR寄存器的输出为100，经过D/A转换成相应的电压Vr,送到电压比较器于模拟输入电压Vin进行比较，若VinVr,则通过控制电路将最高位的1保留，反之，则将最高位置0；接着将次高位置1，再经D/A转换为相应的电压Vr，重复上一步，根据比较结果决定次高位是1还是0；最后所有位都比较结束后，转换完成。这样SAR寄存器中保存的二进制数就是A/D转换后的输出数码。,一般最快转换时间一般于1us。SAR型ADC电路规模属于中等, 功耗低，在低分辩率（12位）时价格很高。,逐次比较（SAR）型A

14、DC,3bits逐次逼近式转换器的构成和工作原理 1.控制电路使SAR寄存器的输出为100，经过D/A转换成相应的电压Vr,送到电压比较器于模拟输入电压Vin进行比较，若VinVr,则通过控制电路将最高位的1保留，反之，则将最高位置0； 2.接着将次高位置1，再经D/A转换为相应的电压Vr，重复上一步，根据比较结果决定次高位是1还是0；最后所有位都比较结束后，转换完成。这样SAR寄存器中保存的二进制数就是A/D转换后的输出数码。,特点： 一般最快转换时间1us 电路规模中等, 功耗低 低分辩率（12位）时价格很高。,并行比较（Flash）型A/D转换器,由电阻分压器、电压比较器及编码电路组成，

15、输出的各位数码是一次形成的，是速度最快的一种A/D转换器。图中由23=8个相等的电阻串联成电阻分压器，产生不同数值的参考电压，形成1/8UREF-7/8UREF共23-1=7种量化电平,7个量化电平分别加在7个电压比较器的反相输入端，模拟输入电压Vin加在比较器的同相输入端。当Vin大于或等于量化电平时，比较器输出为1，否则输出为0，电压比较器用来完成对采样电压的量化。 比较器的输出送到优先编码器进行编码，得到3位二进制代码D2D1D0。,特点： 1.并行比较型A/D转换器转换精度主要取决于量化电平的划分，分得越精细，精度越高。 2.最大优点是具有较快的转换速度，但是，所用的比较器和其他硬件较

16、多，输出数字量位数越多，转换电路将越复杂。 3.适用于10MSPS以上的高速采集、低精度要求的场合。,积分型 ADC,几类ADC的比较,MCU、DSP的并行数字I/O接口,并行数字I/O接口是MCU或DSP最常见的输入输出接口，有时也称为GPIO口。 通常一个并行GPIO口的宽度等于8或16位。 MCS-51的P0-P3口为8位并口 TIC2000DSP的GPIOA口为16-bit 组成GPIO口的每根口线（I/O Line）可以通过软件编程初始化为输入或输出口。 当口线编程为输入口时，该输入口的输入阻抗很高，而编程为输出口线时，输出阻抗很低（OC门输出高阻抗时除外）。,GPIO口的驱动能力：

17、,不论是输入口线还是输出口线，其长期工作的输入、输出电流一般在1mA左右，所以不能用GPIO口线直接驱动负载，如LED（10mA左右）、继电器线圈（几十到几百mA）。图5-Y是一些常用的I/O口驱动电流放大接口电路。,25,设计要点:,利用晶体管扩展I/O口电流,晶体管功率驱动电路,合理确定Ui、R与V的电流放大系数 值之间的数值关系，充分满足： I b I L / 可确保V导通时工作于饱和区，以降低V的导通电阻及减小功耗。 对于MCU、DSP的I/O口输出电平Ui基本等于自身的电源电压，输出电流可最大选1mA。基极限流电阻R（Ui-0.7）/1mA,当所需的负载电流IL较大时，由于单个晶体管

18、的值有限，输入控制信号电流Ib必须很大，以确保V导通时工作于饱和区。为减小对控制信号电流强度的要求，可采用复合晶体管(达林顿器件)构成功率驱动电路。,利用集成达林顿阵列扩展I/O口输出电流,目前有许多集成的达林顿阵列可以方便扩展I/O口输出电流。如ULN200 x系列。左图是原理图，右图是集成达林顿阵列的逻辑图。输入TTL电平，输出电流最大500mA。,用ULN2003扩展I/O口驱动电流,P1.0输出高电平，1C脚输出低（约1.5V），这样就有约3.5V的电压加在370ohm的电阻上，可提供9-10mA的电流，驱动LED发光。 还可以用于驱动小型继电器，LCD背光等。,OC门,OC门输出本身

19、只能输出低电平和高阻抗。在输出高阻抗时的等效电路如图所示，这是由于其内部没有上拉到正电源的MOS管或上拉电阻所致。该当需要输出高电平时，必须在外部加上拉到正电源的上拉电阻，否则OC门对外呈现高阻抗。,OC门有两种用途： 1. 当负载在输入高电平需吸收较大电流时，OC门利用外部上拉电阻向负载输出较大的电流。 2. 与不同电源电压的数字电路连接时，将外部电阻上拉到所需的电平，实现不同高电平数字电路的互连。,+5V和+3.3V数字I/O接口的互联,由于5V和3.3V电源供电的数字电路经常共存，它们公用相同的数字地，所以低电平时两种电源供电的低电平信号是一样的，但5V电源电路用（5V-Vces）表示高

20、电平，而3.3V电源电路用（3.3V-Vces）表示高电平，这就需要分下列两种情形来分析。 (1)+3.3V电平送+5V数字系统 3.3V数字电路输出的高电平已经高于+5V数字电路的高电平阈值，所以这种情况可以直接相连。 (2)+5V电平送+3.3V数字系统 +5V数字电路输出的高电平已经超过+3.3V供电的数字电路的电源电压，可能损坏+3.3V系统的输入电路。此时，需在两种数字系统中增加电平转换芯片如74LVC245。 74LS245是一个带DIR方向控制和G使能端的8路总线驱动器，其真值表和管脚封装图如下所示。,用74LVC245实现+5VTTL输入+3.3VTTL输出,74LS245是3

21、.3V供电的8路总线驱动器，允许+5V的TTL电平输入，输出为+3.3VTTL电平。,5.7 智能电表,5.7.1智能电表的基本功能 智能电表是数字测量技术和计算机通信技术在电能计量中的结晶，智能电网将要使用大量的智能电表。与传统的感应式电度表不同的是，智能电网中的智能电表应具备下述基本功能： 灵活的电价：根据电网负荷的高低浮动 分时电能计量： 双向电能计量：适应分布式绿色能源接入 远程抄表：无线，智能卡,5.2数字化电能计量基础,电流和电压分别由电流互感器CT和电压互感器PT测量，二次侧的输出送差分放大器去除共模信号后放大以满足A/D量程。在CT的输出串联两个一样阻值的电阻，并在中心点接地。

22、A/D转换器的输出中的直流分量通过高通滤波器滤除。数字乘法器将瞬时电压和瞬时电流相乘后得到瞬时功率S(t)。下面用时域中模拟电压和电流的乘积来定性解释离散数字域中瞬时功率S(k)的构成。,下面用时域中模拟电压和电流的乘积来定性解释离散数字域中瞬时功率S(k)的构成。设瞬时电压 和瞬时电流 分别为：,则瞬时功率,瞬时电能S(t)中包含的直流成分UIcos 就是有功功率P，交流成分UIcos(2t+) 就是瞬时无功Q(t)，并且 Q(t)为两倍基波的交流量，经低通滤波器LPF滤除Q(t)后，得到有功功率P。,集成三相多功能数字电能计量芯片ADE7878,实际的电能计量中需要考虑各种因数，如负载电压和电流中除50Hz基波外还包含高次谐波，测量系统中各环节存在相位误差，三相供电线路故障等。ADI公司综合了其在模拟信号处理、高精度-模数转化器、数字信号处理等方面的技术，推出了高性能三相数字电能计量芯片ADE78xx系列，大大简化了三相智能电表的设计开发。ADE78xx内部的数