欢迎来到人人文库网! | 帮助中心 人人文库renrendoc.com美如初恋!
人人文库网
首页 人人文库网 > 资源分类 > DOC文档下载

毕业设计(论文)-基于单片机及FPGA的等精度测频系统设计.doc

  • 资源大小:368.00KB        全文页数:23页
  • 资源格式: DOC        下载权限:游客/注册会员/VIP会员    下载费用:6
游客快捷下载 游客一键下载
会员登录下载
下载资源需要6

邮箱/手机号:
您支付成功后,系统会自动为您创建此邮箱/手机号的账号,密码跟您输入的邮箱/手机号一致,以方便您下次登录下载和查看订单。注:支付完成后需要自己下载文件,并不会自动发送文件哦!

支付方式: 微信支付    支付宝   
验证码:   换一换

友情提示
2、本站资源不支持迅雷下载,请使用浏览器直接下载(不支持QQ浏览器)
3、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰   

毕业设计(论文)-基于单片机及FPGA的等精度测频系统设计.doc

基于单片机及FPGA的等精度测频系统设计I论文原创性声明我以诚信声明本人所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得武汉纺织大学或其它教育机构的学位或证书而使用过的材料。与我一同学习的同学对本次写论文做的贡献均会在论文中作了明确的说明并表示了谢意。作者(签字)签字日期年月日版权使用授权书武汉纺织大学有权保存学位论文的电子和纸质文档,可以借阅或上网公开本学位论文的全部或部分内容,允许论文被查阅,可以向有关部门或机构送交并授权其保存、借阅或上网公布本学位论文的全部或部分内容。对于保密论文,按保密的有关规定进行法律处理。作者(签字)签字日期年月日指导老师(签字)签字日期年月日基于单片机及FPGA的等精度测频系统设计II目录摘要III第一章概论错误未定义书签。11课题研究的目的和意义III12测量原理113系统设计指标3第二章硬件电路设计321系统顶层电路设计322FPGA测频模块逻辑设计423单片机主控模块524外围电路设计6第三章软件设计831QUARTUSII概述832VHDL语言简介1033频率计FPGA模块的顶层设计1034频率计FPGA模块的仿真1235单片机的C语言编程13第四章系统测试1441测频精度分析1442实验测试数据15结束语17参考文献18致谢19基于单片机及FPGA的等精度测频系统设计III摘要本文主要论述了利用FPGA(FIELDPROGRAMMABLEGATEARRAY,现场可编程门阵列)进行测频计数,单片机实施控制实现频率计的设计过程。该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。等精度的测量方法不但具有较高的测量精度,而且在整个频率区域保持恒定的测试精度。设计中用一块FPGA芯片(型号为CYCLONEⅡ的EP2C5T144C8N)完成各种时序逻辑控制、计数功能。在QUARTUSⅡ平台上,用VHDL语言编程完成了FPGA的软件设计、编译、调试、仿真和下载。用STC89C52RC单片机作为系统的主控部件,实现整个电路的测试信号控制,数据运算处理和控制数码管的显示输出。系统将单片机的控制灵活性及FPGA芯片的现场可编程性相结合,不但大大缩短了开发研制周期,而且使本系统具有结构紧凑、体积小,可靠性高,测频范围宽、精度高等优点。文章详细论述了系统自上而下的设计方法及各部分硬件电路组成及单片机、FPGA的软件编程设计。使用杭州康芯KX7C5T型EDA实验开发与电子设计学习板为主的实验环境下,配合单片机最小系统对软硬件进行仿真和验证,达到了较高的测量精度和测量速度。关键词FPGA,VHDL,频率计,单片机,STC89C52RC基于单片机及FPGA的等精度测频系统设计IVABSTRACTTHISPAPERDISCUSSESTHEUSEOFFPGAFIELDPROGRAMMABLEGATEARRAY,FIELDPROGRAMMABLEGATEARRAYTOMEASURETHEFREQUENCYCOUNT,SINGLECHIPIMPLEMENTATIONOFTHECONTROLDESIGNPROCESSTOACHIEVEFREQUENCYMETERTHEUSEOFSUCHPRECISIONFREQUENCYMETERDESIGNWAYSTOOVERCOMETHETRADITIONALFREQUENCYMEASUREMENTBASEDONTHEPRINCIPLEOFTHEMEASUREMENTPRECISIONFREQUENCYMETERWITHADECLINEINTHESIGNALFREQUENCYDECREASESTHEDISADVANTAGESANDOTHERPRECISIONMEASUREMENTMETHODNOTONLYHASHIGHACCURACY,BUTINTHEENTIREFREQUENCYREGIONTOMAINTAINACONSTANTTESTACCURACYDESIGNUSINGANFPGACHIPMODELCYCLONEIIOFEP2C5T144C8NCOMPLETEAVARIETYOFTEMPORALLOGICCONTROLANDCOUNTINGFUNCTIONSINTHEQUARTUSⅡPLATFORM,COMPLETEWITHVHDL,FPGAPROGRAMMINGSOFTWAREDESIGN,COMPILATION,DEBUGGING,SIMULATION,AND,DOWNLOADSCMASASYSTEMWITHSTC89C52RCMAINCONTROLUNIT,THEENTIRECIRCUITOFTHETESTSIGNALCONTROL,DATAPROCESSINGANDCONTROLOPERATIONSDIGITALDISPLAYOUTPUTSYSTEMFLEXIBILITYANDCONTROLOFTHEMICROCONTROLLERCHIPFIELDPROGRAMMABLEFPGACOMBININGNOTONLYSHORTENTHEDEVELOPMENTCYCLEDEVELOPMENT,ANDMAKETHESYSTEMCOMPACT,SMALLSIZE,HIGHRELIABILITYANDWIDERANGEOFFREQUENCYMEASUREMENT,HIGHPRECISIONTHEARTICLEDISCUSSESINDETAILTHESYSTEMANDTHEPARTOFTOPDOWNDESIGNOFHARDWARECIRCUITANDMICROCONTROLLER,FPGADESIGNSOFTWAREPROGRAMMINGUSEHANGZHOUHONGCOREKX7C5TTYPEEXPERIMENTALDEVELOPMENTANDELECTRONICDESIGNEDABOARDBASEDEXPERIMENTALLEARNINGENVIRONMENTTOMEETTHEMINIMUMSYSTEMMICROCONTROLLERSIMULATIONANDVERIFICATIONOFHARDWAREANDSOFTWARETOACHIEVEAHIGHERMEASUREMENTACCURACYANDMEASUREMENTSPEEDKEYWORDSFPGA,VHDL,FREQUENCYMETER,MICROCONTROLLER,STC89C52基于单片机及FPGA的等精度测频系统设计1一绪论11课题研究的目的和意义测频一直以来都是电子和通讯系统工作的重要手段之一。高精度的测频仪有着广泛的市场前景。以往的测频仪都是在低频段利用测周期的方法、高频段用测频率的方法,其精度往往会随着被测频率的下降而下降2。基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低,在实用中有较大的局限性,而等精度频率计不但具有较高的测量精度,而且在整个测频区域内保持恒定的测试精度。所以等精度频率计有研究的价值。12测量原理等精度测频法其实现可用主控结构图11和波形图12来说明3。ENBCLKCLRBZQ310BZHCLR1ENBCLKCLRBZQ310TFCLR1DQCLRMUX648数据输出通道选择SEL20SEL20清零信号CLR待测信号TCLK预置门控制信号CL100MHZ标准频率信号BCLK外部清零信号CLR1323283DATA80START图11等精度频率计主控结构图基于单片机及FPGA的等精度测频系统设计2图12频率计测控时序图11中的“预置门信号”CL由单片机发出,CL的时间宽度对测频精度几乎没有影响,在此设其宽度为TPR。BZH和TF模块是两个可控的32位高速计数器,EN为它们的技术允许信号端,高电平有效。标准频率信号从BZH的时钟输入端BCLK输入,设其频率为FS;经放大整形后的被测信号从与BZH相似的32位计数器TF的时钟输入端TCLK输入,设其真实频率值为FXE,被测频率为FX。测频原理说明如下测频开始前,首先发出一个清零信号CLR,使两个计数器和D触发器清零,同时通过信号EN,禁止两个计数器计数。这是一个初始化操作。如果系统启动不能正常清零,可以由外部的按键强制清零。然后由单片机发出允许测频信号,即令预置门控信号CL为高电平(把图11和图12结合起来看),这时D触发器要一直等到被测信号的上升沿通过时Q端才被置1(即令START为高电平),与此同时,将同时启动计数器BZH和TF,进入图12所示的“计数允许周期”。在此期间,BZH和TF分别对被测信号(频率为FX)和标准频率信号(FS100MHZ)同时计数。当TPR秒后,预置门信号被单片机置为低电平,但此时两个计数器仍没有停止计数,一直等到随后而至的被测信号的上升沿到来时,才通过D触发器将这两个计数器同时关闭。由图12可见,CL的宽度和发生的时间都不会影响这样一个事实,计数使能信号(START)允许计数的周期总是恰好等于待测信号TCLK的完整周期数,这正是确保TCLK在任何频率条件下都能保持恒定精度的关键。而且,CL宽度的改变以及随机的出现时间造成的误差最多只有BCLK信号的一个时钟周期,但是BCLK是倍频后的100MHZ信号,则任何时刻的绝对测量误差只有亿分之一秒5被测频率值为FX,标准频率为FS,设在一次预置门时间TPR中对被测信号计数值为NX,对标准信号的计数值为NS,则下式成立NX/FXNS/FS①由此式可推得FXFSNX/NS②TPR计数允许周期基于单片机及FPGA的等精度测频系统设计3最后通过控制SEL选择信号和64位至8位的多路选择器MUX648,将计数器BHZ和TF中两个32位数据分8次读入单片机并按式②进行计算和结果显示。13系统设计指标设计并制作出一种数字频率计,其技术指标如下(1)频率测量范围01HZ128MHZ;(2)输入电压幅度300MV;(3)输入信号波形任意周期方波信号;(4)显示位数8位LED数码管显示;第二章硬件电路设计21系统顶层电路设计等精度数字频率计涉及到的计算包括加、减、乘、除,耗用的资源比较大,用一般中小规模的FPGA芯片难以实现。因此,我们选择单片机和FPGA的结合来实现。电路系统原理图如图21所示,其中单片机完成整个测量电路的测试控制、数据处理和显示输出;FPGA完成测频功能。显示电路采用7段LED动态显示,由单片机P2口直接驱动4STC89C52RC单片机P0P27段LED数码管20MHZ晶振倍频到100MHZ信号放大整形电路待测信号BCLKTCLKFPGADATA70图21系统原理图等精度频率计主要由由以下几个部分构成①信号放大整形电路用于对待测信号进行放大整形,以便作为FPGA的输入信号。②测频电路是测频的核心模块,由FPGA担任。

注意事项

本文(毕业设计(论文)-基于单片机及FPGA的等精度测频系统设计.doc)为本站会员(liyun)主动上传,人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知人人文库网(发送邮件至[email protected]或直接QQ联系客服),我们立即给予删除!

温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。

关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服客服 - 联系我们

网站客服QQ:2846424093    人人文库上传用户QQ群:460291265   

[email protected] 2016-2018  renrendoc.com 网站版权所有   南天在线技术支持

经营许可证编号:苏ICP备12009002号-5