会员注册 | 登录 | 微信快捷登录 支付宝快捷登录 QQ登录 微博登录 | 帮助中心 人人文库renrendoc.com美如初恋!
站内搜索 百度文库

热门搜索: 直缝焊接机 矿井提升机 循环球式转向器图纸 机器人手爪发展史 管道机器人dwg 动平衡试验台设计

   首页 人人文库网 > 资源分类 > DOC文档下载

基于FPGA构架的并行硬件合并单元实现.doc

  • 资源星级:
  • 资源大小:1.59MB   全文页数:52页
  • 资源格式: DOC        下载权限:注册会员/VIP会员
您还没有登陆,请先登录。登陆后即可下载此文档。
  合作网站登录: 微信快捷登录 支付宝快捷登录   QQ登录   微博登录
友情提示
2:本站资源不支持迅雷下载,请使用浏览器直接下载(不支持QQ浏览器)
3:本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰   

基于FPGA构架的并行硬件合并单元实现.doc

本科毕业设计(论文)说明书合并单元及其FPGA实现学院电力学院专业电气信息工程学生姓名指导教师提交日期2010年5月31日毕业设计(论文)任务书兹发给06级电气信息班学生毕业设计(论文)任务书,内容如下1.毕业设计(论文)题目合并单元及其FPGA实现2.应完成的项目(1)熟悉合并单元的基础知识,完成开题报告。(2)简单介绍合并单元的定义及功能。(3)重点研究合并单元怎样用FPGA实现。(4)完成英语文献翻译。(5)完善毕业论文所有归档资料,进行论文答辩。3.参考资料以及说明(1李红斌,刘延冰,吴伯华.电子式互感器的使用现状及应用前景.电力设备,2006,12103104(2)赵茂泰.智能仪器原理与应用.北京电子出版社,1999(3)聂一雄,尹项根.光学电压互感器设计中若干问题的探讨.变压器,2001,42023(4)金午桥,洪宪平.变电站自动化新技术的应用研究.电网技术,2000,2453842(5)中华人民共和国国家标准GB/T20840.82007.互感器,第8部分电子式电流互感器.IEC6004482002(6)中华人民共和国国家标准GB/T20840.82007.互感器,第7部分电子式电压互感器.IEC6004472002(7)中华人民共和国电力行业标准DL/TIEC6185092003.变电站通信网络和系统,第91部分特定通信服务映射SCSM通过单向多路点对点串行通信链路的采样值4.本毕业设计(论文)任务书于2010年3月1日发出,应于2010年5月31日前完成,然后提交毕业考试委员会进行答辩。专业教研组(系)、研究所负责人审核年月日指导教师签发年月日摘要随着电力系统容量的日益扩大和电压运行等级的不断提高,传统的电磁式互感器暴露出越来越多的缺点,难以满足电网向自动化、数字化方向发展的需要。在这种情况下,基于电子计算机技术、光电传感技术的新一代电子式互感器应运而生,越来越多的人开始研究电子式互感器。合并单元作为电子式互感器与变电站间隔层设备接口的重要组成部分,主要用于同步接收多路电子式互感器输出的数字信号以及将处理后的数据按标准规定的格式发送给间隔层设备。本文基于合并单元的研究背景,结合国际标准IEC600447/8和IEC6185091,着重讨论合并单元的功能以及怎样来实现合并单元。由于合并单元要求对大量数据进行高速的接收和发送,并没有复杂的运算和逻辑判断,所以本文打破了传统的以串行方式程序控制的合并单元实现方案(基于DSP,ARM等),提出了一种基于FPGA现场可编程逻辑门阵列构架的并行硬件实现的合并单元,具有并行性高,速度快等优点。本文中以XILINX公司最新的高速,低功耗FPGA芯片为处理器并结合Xilinx公司的各种IP核,实现了合并单元同步功能中的同步采样、个合并单元之间进行同步多路电子式互感器输出信号接收功能中的的曼彻斯特解码,循环冗余校验CRC、多路数据排排序数据发送功能中的数据帧组成、以太网数据发送。关键词合并单元,电子式互感器,FPGA,IP核。华南理工大学本科生毕业设计(论文)说明书IIAbstractWiththeimprovementofelectricpowersystemcapacityandtheincreasingoftheleveloftherunningvoltage,thetraditionaryelectromagnetictransformerisdifficulttosatisfywiththeneedofthedigitalandautomationpowersystem.Somoreandmorepeoplefocusonthenewelectronictransformer.Inthiscase,theelectronictransformerwhichbasedoncomputertechnologyandPhotoelectricSensorstechnologyhasbeeninventedAsanimportantcomponentoftheinterfacebetweenelectronictransformersanddevicesservedinthesubstationbaylevel,amergingunitwasprimarilyusedtoreceivethesamplevaluessimultaneouslyfromseveralelectronictransformers,andthensenttheprocesseddatatothedevicesservedinthebaylevelwiththestandardformat.Inthispaper,theauthordiscussestherealizationofthedigitalinterfaceofthemergingunitMU.Sincethemergingunitrequiresalotofdatatosendandreceiveinhighspeed,andnocomplexalgorithmsandlogicjudgeareneeded.InthispaperwebreakedthemergingunitwhichbasedontraditionalwayofprogramcontrolbyserialimplementationschemesuchasDSP,ARM,etc.,andproposedanewmergingunitimplementationschemewhichbasedonFPGAfieldprogrammablegatearrayhardwareparallelarchitecturewithadvantagesofparellelandfast.InhispaperweusetheXilinxslatesthighspeed,lowpowerFPGAchipandcombinedwithavarietyofXilinxsIPcores.WerealizedFirstSynchronoussamplingandsynchronizationofmergingunitsinthefunctionofsynchronizationSecondManchestedecoding,CRCchecking,sortingbyfifointhefunctionofdatareceptionThirddataframecompositionandtransmitiondatabyEthernetinthefunctionofdatatransmition.摘要I目录摘要.............................................................................................................................................IIAbstract..........................................................................................................................................II第一章绪论....................................................................................................................................11.1研究背景及课题内容的简介............................................................................................11.1.1合并单元的背景和简介.........................................................................................11.1.2FPGA.......................................................................................................................21.2国内外的对合并单元研究现状........................................................................................31.3本论文要研究的内容........................................................................................................4第二章,合并单元的定义及其组成.............................................................................................52.1合并单元的定义...............................................................................................................52.2合并单元的具体功能.......................................................................................................72.3合并单元与二次设备的通信方式...................................................................................82.3.1IEC600448标准中规定的通讯方式...................................................................82.3.2IEC618509标准规定的通讯方式.......................................................................9三、合并单元功能设计及硬件选择...........................................................................................133.1、合并单元所具有的功能模块.......................................................................................133.1.1同步模块...............................................................................................................133.1.2多路数据接收和处理模块...................................................................................143.1.3数据通讯模块.......................................................................................................14华南理工大学本科生毕业设计(论文)说明书IV3.2FPGA实现合并单元装置的特点..................................................................................153.2.1现有的合并单元实现方案...................................................................................153.2.2FPGA实现合并单元装置的优点.......................................................................153.3、本设计中软硬件平台和FPGA器件选择..................................................................163.2.1、软件平台............................................................................................................163.2.2、硬件平台............................................................................................................163.3本章小结..........................................................................................................................17第四章、合并单元各功能的硬件实现.......................................................................................184.1、同步模块.......................................................................................................................184.1.1、同步功能的分析................................................................................................184.1.2同步功能的实现...................................................................................................204.2多路数据接收处理模块。..............................................................................................214.2.1数据接收功能分析...............................................................................................214.2.2合并单元直接接收互感器传来的模拟量...........................................................224.2.3合并单元直接接收互感器传来的数字量...........................................................234.3数据通讯模块..................................................................................................................27第五章VHDL程序讲解及仿真.................................................................................................305.1同步模块..........................................................................................................................305.2数据接收模块..................................................................................................................315.2.1合并单元直接接收互感器传来的模拟量时的A/D控制功能..........................315.2.2合并单元直接接收互感器传来的数字量时的收据接收功能...........................345.3数据发送功能模块..........................................................................................................375.3.1以太网输入端FIFO端口介绍............................................................................375.3.2以太网IP核端口介绍25.....................................................................................375.4合并单元中FPGA输入输出端口.................................................................................385.4本章总结..........................................................................................................................40结束语............................................................................................................................................41致谢................................................................................................................................................42参考文献........................................................................................................................................43目录III第一章绪论1第一章绪论1.1研究背景及课题内容的简介1.1.1合并单元的背景和简介电力系统中对电压电流的测量都会用到互感器,互感器把电网中的高电压,大电流转化成低电压(100V),小电流(5A/1A)然后送给二次侧的继电保护,故障录播,监控,远动等装置。传统的互感器是利用变压器原理的电磁式互感器,电磁式互感器虽然原理、接线都很简单,但是具有体积大、发热多、耗用铜等金属材料多、耗用传输电缆多、维护困难、造价昂贵等固有的缺点。随着电力系统传输容量的增加,运行电压等级越来越高,传统的电磁式电流电压互感器暴露出原来没有或不明显的缺点如绝缘要求高、磁饱和、铁磁谐振、动态范围小以及频带窄等一系列缺点。于是,旨在解决超高压绝缘、磁饱和等问题的电子式电流、电压互感器应运而生。近几年来,电子式电流、电压互感器研究发展迅速,基于光学和Rogowski空心线圈的电流互感器已进入实用阶段。1同时,随着信号采集技术、数字分析技术和计算机技术的发展使得电子式互感器的发展及实用化成为现实。网络技术和计算机技术的发展促进了变电站自动化的发展,使得具有数字接口和低功率的电子式互感器的应用成为可能。电子式互感器的应用给电力系统系统的测量和通信带来了极大地方便。主要体现在(1)由于电子式互感器具有数字输出、接口方便、通信能力强的天然特性,它将直接改变变电站通讯系统的通信方式。利用电子式互感器输出的数字信号,使用现场总线技术实现点对点/多个点对点或过程总线通信方式,将完全取代大量的二次电缆线,彻底解决二次接线复杂的现象,可以简化测量或保护的系统结构,减少误差源,有利于提高整个系统的准确度和稳定性,实现真正意义上的信息共享(2)由于通信方式的改变,加上数字断路器控制和电子开关装置等智能电子设备的采用,使得功能不断下放,变电站自动化系统由两层结构逐渐向三层结构即过程层、间隔层、变电站层转化,简化了每一层的内容,便于电力自动化装置的设计和开发2,3。过程层设备按照其功能主要可分为三类a电气运行的实时电气量检测,即对电流、电压、相位及谐波分量等进行检测b运行设备的状态参数在线检测和统计。对变压器、断路器、母线等设备的温度、压力、密度、绝缘、机械性以及工作状态的检测b操作控制执行与驱动,包括开关跳合闸驱动等执行机构。华南理工大学本科生毕业设计(论文)说明书2电子式互感器虽然在原理上优于传统互感器,但是它的应用将改变二次信号的输出类型和输出形式,这将带来一系列需要解决的问题4,5(1)设计出适用于变电站二次设备特别适用于继电保护的数字化接口。(2)如何选择二次回路的光电数字化的结构形式。(3)如何保证一、二次设备间的数字化通讯系统的可靠性和实时性。只有解决了以上的问题,电子式互感器才能真正的应用到变电站自动化系统中。为此国际电工委员会已经制定了电子式电压/电流互感器ElectronicCurrentTransformer,简称ECT/ElectronicVoltageTransformer,简称EVT的标准IEC600447/8,并首次提出了合并单元的定义。合并单元是针对数字化输出的电子式互感器而定义的,它是电流、电压互感器和保护、测控装置的中间接口,其主要功能是同步采集多路互感器输出的数字信号后,按标准规定的格式发送给保护、测控设备。合并单元输出的方式有两种,其一是在IEC600447/8中定义的基于IEC6087051标准的曼彻斯特编码的串行通讯方式6,7,其二是在IEC618509中定义的基于IEEE802.3的以太网通讯方式。由于前者传输速率比较慢,限制了采样率,所以目前工程实施中最常见的方式是以太网通讯方式。1.1.2FPGAFPGA(Field-ProgrammableGateArray),即现场可编程门阵列。FPGA是在PAL、GAL、EPLD等可编程逻辑器件的基础上进一步发展的产物。作为专用集成电路(ASIC)领域中的一种半定制电路而出现,FPGA既解决了定制电路的不足,也克服了原有可编程器件门电路数有限的缺点。FPGA内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输出输入模块I/OB(InputOutputBlock)和内部连线(Interconnect)三个部分。用户可对FPGA内部的逻辑模块和I/O模块重新配置,以实现用户的逻辑,因而也被用于对CPU的模拟。用户对FPGA的编程数据放在Flash芯片中,通过上电加载到FPGA中,对其进行初始化。也可在线对其编程,实现系统在线重构,这一特性可以构建一个根据计算任务不同而实时定制的CPU,这是当今研究的热门领域。FPGA可实现绝大部分数字电路设计,将所需的功能直接整合在FPGA的设计中,因此可大大减小处理器外围扩展电路数目,降低外围电路和布局布线复杂度,减少影响信号完整性的因素,提高系统的抗干扰能力。而且利用FPGA的可编程性,根据不同用户的需要方便地添加各种模块,硬件扩展和升级都非常方便。而且现代大容量、高速度的FPGA以及相应的SOPC(SystemonProgrammableChip)技术的发展,克服了微控制器和DSP方案的诸多不足。FPGA设计和实现变得更加方便,用户可以灵活地进行系统硬件和软件设计,还可以在现场进行系统修改。FPGA技术的目标就是试图尽可能将整个电子系统在单片芯

注意事项

本文(基于FPGA构架的并行硬件合并单元实现.doc)为本站会员(21ask)主动上传,人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知人人文库网([email protected]),我们立即给予删除!

温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。

copyright@ 2015-2017 人人文库网网站版权所有
苏ICP备12009002号-5