基于ARM+FPGA结构的便携式数字存储示波器硬件平台设计.doc

摘要数字存储示波器的设计摘要便携式数字存储示波器是现代示波器发展的方向之一，但由于其技术含量及高，尚无本国产品上市，属于测试仪表方面众目交注的领域。ARM是32位的RISC处理器，高性能、低功耗是其显著特点，已被广泛应用与各种潜入式领域。在便携式电子产品的设计中，采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，做到功耗低、可靠性高。本文提出了一种基于ARM+FPGA结构的便携式数字存储示波器硬件平台设计方案，FPGA主要用于大量的数据存储，ARM则负责数据的进一步处理和控制波形的重建、显示和数据永久存储。系统的前端芯片选用Altera公司最新一代的MAX系列高性能、低功耗FPGA芯片，系统后端ARM处理器则选用三星公司基于ARM7TDMI-S内核的多功能、低功耗ARM单片机LPC2210，系统利用彩色LCD作为终端显示设设备，利用其基于自带的存储器存储永久波形数据，且自带有JTAG调试接口，便于设计。关键词ARM嵌入式控制系统，便携式数字存储示波器，硬件丢失，LCD显示屏ABSTRACTABSTRACTItisoneofthedirectionsofmodernoscilloscopedevelopmentthattheportabledigitalstorageoscilloscope,becauseitstechnologicalcontentisextremelyhigh,therearenonationalproductstogoonthemarket,Itisafieldconcernedbyalotofeyesintestingtheinstrument.ARMis32bitsRISCprocessor,highperformance,lowconsumptionareitsremarkablecharacteristic,havealreadywidelyusedinvariouskindsofembeddedfields.Inportableelectronicproductdesign,usingFPGAmayupgradeprintedcircuitproducttointegrationcircuit,depresspowerconsumptionandenhancereliability.ThepaperhasproposedakindofhardwareplatformdesignplanoftheportabledigitalstorageoscilloscopebasedonARM+FPGAstructure.FPGAisusedasdatamemory,ARMisresponsibleforthebackendwaveformrebuilding,displayingandthedatastoringforever.Thechipofthesystematicfront,weselectAlteraCompanysMAXseriesforusethatisthemostnewgenerationhighperformance,lowconsumptionFPGAchip,theARMprocessorofthesystematicbackend,weselectSamsungCompanysthemulti-functional、lowconsumptionARMchipbasedonARM7TDMI-Skernellpc2210,thesystemutilizesmulticolorLCDastheterminaldisplaydevice,toutilizethememoryoflpc2210tostorethewaveformdataforever,theJTAGdebugginginterfaceoflpc2210makeitconvenientfordesign.KeywordsARMEmbeddedMonitoringSystem,PortableDigitalStorageOscilloscope,Redundantdatelostbyhardware,LCD目录目录摘要IABSTRACTII1绪论12设计要求22.1方案设计22.2实现的功能和技术指标33单片机LPC2210简介43.1ARM处理器核简介43.1.1ARM嵌入式系统43.1.2ARM处理器介绍53.1.3程序状态寄存器53.2单片32位微控制器LPC221073.2.1LPC2210介绍73.2.2特性73.2.3结构框图83.2.4管脚信息93.2.5功能描述94硬件平台的模块介绍124.1信号调理电路124.1.1输入信号保护和衰减电路的设计124.1.2信号放大电路的设计134.2A/D转换模块144.2.1特性144.2.2描述144.2.3操作174.3显示模块184.4键盘输入模块194.4.1ZLG7290芯片描述194.4.2I2C接口225软件开发环境介绍27目录5.1ADS1.2集成开发环境的组成275.2CodeWarriorIDE简介275.3EasyJTAG防真器的安装与运用275.4安装EasyJTAG仿真器285.5使用EasyJTAG仿真器286系统软件设计296.1硬件丢失和软件丢失296.2程序设计的方案选择306.3数字存储示波器的实际性能指标326.4应用程序33结论39参考文献40附录A:液晶模块驱动程序41附录B:液晶模块驱动程序头文件51附录C:I2C中断服务程序57附录D:I2C中断程序头文件62致谢错误!未定义书签。1绪论1绪论现代电子测量、仪器仪表领域中，示波器是最常使用的仪器之一。传统的模拟示波器是把需观测的两个信号加到示波管的X、Y通道，以控制电子束的偏移，从而获得荧光屏上关于这两个电信号关系的显示波形。显然，这种模拟示波器体积大、重量重、成本高，并且不太适合非周期的、单次信号的测量。而现代数字存储示波器首先对模拟信号进行高速采样，获得相应的数字数据并存储。用数字信号处理技术对采样得到的数字信号进行相关的处理与运算，从而获得所需的各种信号参数，根据得到的信号参数绘制信号波形，并可对被测信号进行实时的、瞬态的分析、以方便用户了解信号质量，快速准确地进行诊断分析。而且，随着显示技术、数字电路技术的高速发展，数字存储示波器的小型化以成为可能，便携式数字存储示波器是其发展方向之一，尽管在国际上数字存储示波器的技术产品已经逐渐成熟，但我国目前在其生产领域内还处于起步阶段，还没有其产品上市。本课题“基于ARM嵌入式系统的数字存储示波器”，正是将高速数据采集控制系统及存储器用ARM+FPGA的方法实现，能够将其两者的优势发挥出来，分工合作使其设计的效果达到最佳。此设计顺利实现了一种体积小、功能强的便携式数字存储示波器的基本功能，为以后的小型示波器的发展打下良好的基础。2设计要求2设计要求2.1方案设计方案一：采用一种“CPLD+单片机”的两层控制方案，其底层控制由CPLD或普通IC为核心的高速逻辑控制电路组成，实现对系统的实时控制和高速的数据采集、存储与运输；顶层控制由一个单片机系统组成，实现人-机交互、数据处理等项工作。这种“CPLD+单片机”的控制方案能使单片机和高速逻辑器件扬长避短地结合在一起。根据以上分析，设计的简易数字存储示波器的总体方案如下图2.1所示。图中主要由CPLD组成的高速逻辑控制电路实施控制。除此之外，为了实现对已经存储在RAM中的测量数据进行处理，单片机也应该能对RAM进行读/写操作，所以还必须把单片机的地址通过数据选择器连接到RAM的地址线上，把数据线通过锁存器连接到RAM的数据线上。图2.1数字存储示波器总体方案一方案二：由于在上述设计方案中，双口RAM器件非常耗费CPLD的管脚资源，电路接线较多，系统的可靠性不够高。因此，我们在这种方案中采用内含嵌入式阵列的可编程器件FPGA，该类器件包含嵌入式阵列和逻辑阵列，其中嵌入式阵列由一系列具有实现逻辑功能和存储功能的EAB组成，EAB是在输入、输出口上带有寄存器的RAM块，利用它可以非常方便地实现双口RAM和FIFO等功能。因此采用这种可输入电路A/D转换双口RAMD/A转换D/A转换触发电路直接控制逻辑电路（CPLD）(Y输入)(X输入)普通示波器键盘与显示电路单片机控制电路双口RAM接口2设计要求编程器器件可以将直接逻辑控制电路和双口RAM集成在一个芯片中，这样就使系统的硬件连线大幅度减少，进一步提高了系统的可靠性并能缩短研制周期。而单片机我们选择ARM嵌入式单片机，因为它可以选择液晶显示屏作为它的外设，且可以不需要经过D/A转换而直接将数字信号输出到液晶显示屏上，这不仅可以再一步大大减少硬件电路，还能提高显示波形的精度，因此确定为最佳方案，如下图2.2所示。图2.2数字存储示波器总体方案二2.2实现的功能和技术指标本设计实现的功能为，将输入端的被测信号经过信号调理电路处理，然后输入到A/D转换器将信号转换为十位的数字信号，再输入到单片机进行处理、控制，同时输入到存储器进行存储，单片机将处理过的数字信号输入在显示屏上控制显示当前的数据，只有当键盘键入要显示某个时间段内历史数据的时间时，单片机根据输入的时间数据，从存储器中找到与时间对应的历史数据块，并将其输送到显示器显示出历史数据。设计参数：通道：单通道；采样速度：=2.44us（可变的）；垂直分辨率为：10位；存储深度：32KB；显示：LCD（彩色：整个屏幕320240点）调理电路FPGA（A/D转换、存储）LPC2210单片机显示屏键盘3单片机LPC2210简介3单片机LPC2210简介本设计采用基于ARM内核的LPC2210单片机，用键盘实现控制历史数据和当前数据显示的切换功能，采用2.2英寸240320TFT液晶屏显示，将实时采集的数据信息经过必要的数据处理后输出到显示屏显示，同时也可以通过键盘输入控制显示所需的时间段内的波形，下面简单介绍设计中用到的单片机的概述和结构以及设计的硬件平台。3.1ARM处理器核简介由于本设计中用到的单片机是基于ARM处理器内核的，下面就来介绍一下ARM嵌入式控制系统的一些情况。3.1.1ARM嵌入式系统1ARM嵌入式系统构成对嵌入式系统比较准确的定义是:以应用为中心、以计算机技术为基础、软件硬件可裁剪、适应应用系统对功能、可靠性、成本、体积、功耗严格要求的专用计算机系统。我们日常生活中使用的手机，PDA.MP3播放器，冰箱,空调，微波炉等都是嵌入式系统的具体应用。由于普通单片机无法满足便携式的、复杂的应用对性能、体积和功耗等的苛刻要求，所以目前的高端嵌入式应用都是采用的32位的微处理器，普通8位、16位单片机只能用于低端的控制系统，随着微处理器技术的不断发展，它们将逐渐淡出历史舞台。一个基于操作系统的完整的ARM嵌入式系统包括软件和硬件，具体可以分为五个部分:ARM硬件平台、板级支持包BSP,操作系统、驱动程序和应用程序。其中的板级支持包BSP是操作系统与硬件的桥梁，其作用相当于PC机中的BIOS.还有一种比较简单的ARM嵌入式系统它不包含操作系统，于是整个系统可以分为三个部分，ARM硬件平台、系统初始化程序、应用程序。其中系统初始化程序用于初始化系统硬件，作为硬件与应用程序的接口.2ARM嵌入式系统的发展趋势在8位机的低端应用中，嵌入对象与对象专业领域十分广泛而复杂；而当前32位MCU的高端应用则多集中在网络、通信、多媒体技术领域。在嵌入式系统的高端应用中，进行多年技术准备的ARM公司，适时地推出了32位ARM系列嵌入式微处理器，迅速形成32位机高端应用的主流地位。网络、通信、多媒体和信息家电时代的到来，为32位嵌入式系统高端应用提供了空前巨大的发展空间。一般来说，嵌入式系统的高、低端应用模糊地界定成3单片机LPC2210简介为：高端用于具有海量数据处理的网络、通信和多媒体领域，低端则用于对象系统的控制领域。32位机的市场需求发展由2方面所致：一方面是高端新兴领域（网络、通信、多媒体和信息家包）的拓展；另一方面是低端控制领域应用在数据处理能力的提升要求。后PC时代的到来以及32位嵌入式系统的高端应用，吸引了大量计算机专业人士的介；加之嵌入式系统软、硬件技术的发展，导致了嵌入式系统应用模式的巨大变化。在众多嵌入式系统厂家参与下，基于ARM系列处理器的应用技术，会在众多领域取得突破性进展。3.1.2ARM处理器介绍ARM所提供的嵌入式RISC内核有:ARM7,ATM9,ARM9EARM.10.SecurCore等。而本次设计使用的ARM7系列.ARM7系列包括:ARM7TDMI,ARM7TDMIS-S.带有高速缓存处理器宏单元的ARM720T和扩充了Jazelle的ARM7EJ-S.该系列处理器是使用3级流水线的ARM核,它提供16位Thumb压缩指令集和EmbeddedICEJTAG软件调试方式,适合应用于大规模的SoC设计。其中ARM720T芯核提供内存管理功能(MMU)和8KB缓存的高