《EDA技术概述》PPT课件.ppt

EDA技术与VHDL,总学时：45 南京师范大学 电气与自动化工程学院,第1章 概述,1.1 EDA技术及其发展 1.2 EDA技术应用对象 1.3 VHDL 1.4 EDA的优势 1.5 开发流程 1.6 Quartus2 概述,EDA-电子设计自动化（Electronics Design Automation),1.1 EDA技术及其发展 1. EDA技术的涵义,广义的EDA技术、狭义EDA技术,广义的EDA技术 : 1）计算机辅助分析CAA( 如PSPICE EWB MATLAB等） 2）印刷线路板计算机辅助设计（如protel orCAD 等）,3）大规模PLD器件的设计。 4）专用集成芯片ASIC的设计,狭义EDA技术： 1）大规模PLD（Programmble Logic Devices)器件的设计半定制芯片.由用户编程以实现特定逻辑功能的集成器件。它的EDA设计从逻辑门电路、触发器开始进行，能重复设计、任意修改。 2）专用集成芯片ASIC(Application Specific Integrated Circuit)的设计全定制芯片.可以从用P、N半导体材料设计晶体管开始设计电子系统(也称为版图级设计）。,ASIC可分为 数字ASIC模拟ASIC： 数字ASIC又分为全定制和半定制两种。,1）全定制- 芯片完全由厂家按特定电路功能制造,性能最佳,物理成本最低,可模数混合,设计成本大,开发周期长,开发风险大,缺点：,优点：,设计人员从晶体管的版图尺寸、位置和互连线开始设计,以达到芯片面积利用率高、速度快、功耗低的最优性能,目前半定制ASIC主要有门阵列、标准单元和可编程逻辑器件三种。,2）半定制-芯片上的器件由厂家制造，但金属连线由用户自己设计,2. EDA技术的发展史,1.） 20世纪70年代的计算机辅助设计CAD阶段,软件：这个阶段的CAD主要是解决计算机自动布线的问题（如 美国开发的 TANGO等都属于布线软件）,硬件:使用大量的中、小规模标准集成电路。 印刷板制作还是采用传统的手工布图、布线, 工作量大、效率低、无法满足复杂系统的要求。,2) 20世纪80年代的计算机辅助工程设计CAE阶段 硬件：大规模集成电路已经出现，电子系统中的芯片数量大大减少。 软件：将相互独立、互不兼容的多个EDA软件，集成为一个计算机辅助工程设计系统CAE, 输入方式少，兼容性差。使用不方便。,3) 20世纪90年代电子系统设计自动化EDA阶段,硬件：从如何使用芯片转到了如何设计芯片 软件： 1）具有强大的系统设计、仿真能力 2）输入方式多样化：原理图、状态图混合设计、硬件描述语言设计 3）设计程序独立于制造厂家、生产工艺,SSI MSI LSI VLSI-ULSI SOC,微米,亚 微 米,深亚微米,小规模 中规模 大规模 超大规模 特大规模 片上系统,沟道长 层数 芯片面积 电源 门延迟 1986 1.2m 2 180mm2 5V 840ps 1988 0.8 2 200 5V 800 1992 0.6 3 250 3.3V 410 1995 0.35 5 400 3.3V 360 1998 0.25 6 600 2.5V 260 2000 0.18 6 800 1.9V 250,3. 集成电路规模及工艺的发展,EDA技术的任务： 主要是指集成芯片内部的电子系统设计自动化，即片上系统设计（SOCSystem On a Chip),也就是说，设计者通过自已对电子电路的设计来确定集成芯片内部的电路功能，使之成为设计者自已专用的集成电路。,在这个设计过程中，设计人员只需要对电路要实现的功能进行正确地描述和输入，其他工作（例如，程序的编译、逻辑化简、布局、连线等）均由计算机通过EDA开发软件自动完成。,1.2 EDA应用对象,1.大规模可编程逻辑器件PLD （Programmble Logic Devices) 1） FPGA (Field Programmable Gate Array)现场可编程门阵列 2）CPLD (Complex PLD)复杂可编程逻辑器件 是目前实用最多的二种大规模可编程逻辑器件。,EDA技术包含三个方面：可编程器件PLD、硬件描述语言HDL、软件开发工具,PLD器件,目前世界生产PLD器件的主流公司： Xilinx、Altera、Lattice 高集成度、高速度和高可靠性是FPGA/CPLD最明显的特点，其时钟延时可小至ns级(即工作频率可达几百兆HZ)。结合其并行工作方式，在超高速应用领域和实时测控方面有着非常广阔的应用前景。,2. 硬件描述语言(HDL) VHDL：作为IEEE的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。 Verilog：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL稍简单，但其在高级描述方面不如VHDL。,ABEL：被广泛用于各种可编程逻辑器件的逻辑功能设计。但有些EDA工具不支持对其的编译，且描述复杂系统较为困难，仅适用于较简单系统的设计。,3. 软件开发工具 目前比较流行的、主流厂家的EDA的软件工具有 Altera： MAX+PLUS Quartus2 Lattice：ispEXPERT Xilinx：Foundation Series。,这三个软件的基本功能相同，主要差别在于： 面向的目标器件不一样； 三者的性能各有优劣。,1.4 EDA的优势 用软件的方式设计硬件； 用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的； 设计过程中可用软件进行各种仿真； 系统可现场编程，在线升级； 整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。,因此，EDA技术是现代电子设计的发展趋势。,1. 设计输入 源程序的编辑和编译利用EDA工具的输入模块，将电子系统的设计要求输入到计算机中，并对其进行编译、语法检查、等操作。,常用的源程序输入方式有三种： 1）原理图输入方式 2）文本输入方式,1.5 FPGA/CPLD开发流程,(1) 原理图输入方式：利用EDA工具提供的图形编辑器以原理图的方式进行输入。,优点： 容易掌握， 直观且方便。,缺点： 画图麻烦， 不易修改,(2) 文本输入方式： 用硬件描述语言编程序，来设计电子系统。 是最一般化、最具普遍性的输入方法，也是本课程重点介绍的方法。,优点： 易输入、修改 兼容性好 易移植、通用,缺点： 不直观 规则多 初学者不易掌握,例 2选1数据选择器文本输入 ENTITY mux21a IS -实体开始，entity为关键词，mux21a为实体名； PORT ( a, b: IN bit; s: IN bit; y: OUT bit ); END ENTITY mux21a; -实体结束,ARCHITECTURE one OF mux21a IS -结构体开始， -one 结构体名； BEGIN y = a when s=0else b; END ARCHITECTURE one; -结构体结束,2. 逻辑综合 所谓逻辑综合，就是将电路的高级描述文件转换成PLD硬件可以实现的底层电路描述的网表文件。,高级描述文件: 用文本 、原理图或状态图形方法描述电子系统设计的文件,底层描述文件: 描述芯片内部门电路、触发器、互连线等布置、连接方式的数据文件,网表文件： 用以描述电路网络的、具有特殊格式的数据文件。,3. 适配（布局、布线） 所谓逻辑适配，就是将由综合器产生的网表文件针对某一具体的目标器件进行逻辑映射操作： 包括底层器件配置、逻辑分割、逻辑优化、布线操作等，配置于指定的目标器件中，产生 最终的数据下载文件。,4. 仿真 设计过程中的有关仿真 设计过程中的仿真有二种，它们是功能仿真和时序仿真。,二选一数据选择器：a、b-输入，s-地址，y-输出,5. 目标器件的编程/下载,1）将最终的下载文件，通过编程器或编程电缆下载到目标芯片FPGA或CPLD中,2）使器件本身的硬件连接发生