数字逻辑-习题以及习题答案.ppt

第1章习题,1.3 数字逻辑电路可分为哪两种类型？主要区别是什么？ 答：数字逻辑电路可分为组合逻辑电路、时序逻辑电路两 种类型。 主要区别：组合逻辑电路无记忆功能， 时序逻辑电路有记忆功能。,第1章习题,1.6 将下列二进制数转换成十进制数、八进制数和十六进制数。 1110101 0.110101 10111.01,解： (1110101)2,= 64+32+16+4+1,(001110101)2,= (165)8,=(117)10,(01110101)2,= (75)16, (0.110101) 2,= 0.5+0.25+0.0625+0.015625,=(0.828125)10,(0.110101) 2,= (0.65)8,(0.11010100) 2,= (0.D4)16, (10111.01)2,=16+4+2+1+0.25,=(23.25)10,(010111.010)2,= (27.2)8,(00010111.0100)2,= (17.4)16,第1章习题,1.8 如何判断一个二进制正整数B=b6b5b4b3b2b1b0能否被(4)10整除?,答：b1= b0 = 0。,B = b626+ b525+ b424+ b323+ b222+ b121+ b020 =22 (b624+ b523+ b422+ b321+ b220)+ b121+ b020 =4 (b624+ b523+ b422+ b321+ b220)+ b121+ b020 B4 商= b624+ b523+ b422+ b321+ b220 余数 = b121+ b020 整除，余数=0，只能b1= b0 = 0,第1章习题,1.9 写出下列各数的原码、反码和补码。 0.1011 10110 解： X1= 0.1011 X1原 = 0.1011 X2= 10110 X2原 = 110110,X1反 = 0.1011,X1补 = 0.1011,1.11 将下列余3码转换成十进制数和2421码。 011010000011 01000101.1001 解： (011010000011)余3码 (01000101.1001)余3码,X2反 = 101001,X2补 = 101010,= (350)10,= (0011 1011 0000)2421码,= (12.6)10,= (0001 0010. 1100)2421码,第1章习题,1.12 试用8421码和格雷码表示下列各数。 (111110)2 (1100110)2,=( 1010101 )格雷码,解： (111110)2,= (62)10,= 642,= (0110 0010)8421码,(111110)2,1 1 1 1 1 0,1,0,0,0,0,1,=( 100001 )格雷码, (1100110)2,= 64+32+4+2,= (102)10,= (0001 0000 0010)8421码,(1100110)2,1 1 0 0 1 1 0,1,0,1,0,1,0,1,?,?,第2章习题,2.2 用逻辑代数的公理、定理和规则证明下列表达式： ,证：,证： 全部最小项之和等于1。,证：,第2章习题,2.3用真值表验证下列表达式： ,证：设,0 0 0 1 1 0 1 1,0 0 1 0,0 1 0 0,1 1 1 0,0 1 1 1,0 1 1 0,0 1 1 0,得证,证：设,0 0 0 1 1 0 1 1,1 1 1 0,0 1 1 1,0 0 0 1,1 0 0 0,0 1 1 0,0 1 1 0,得证,第2章习题,2.4 利用反演规则和对偶规则求下列函数的反函数和对偶函数： ,解：,解：,2.8用卡诺图化简法求出最简与-或表达式和最简或-与表达式。 ,第2章习题,解：,画出逻辑函数的卡诺图。,1,1,1,1,F的卡诺图,1,1,1,1,1,1,1,1,2.8 求出最简与-或表达式。,第2章习题,在卡诺图上按最小项合并的规律合并。,方案1,AC,方案2,AB,将每个卡诺圈对应的与项相或，就得到最简与或表达式。,2.8 求出最简或-与表达式。,第2章习题,两次取反法 圈0，求 最简与或式。,0,0,0,0,再取反，得F最简或与式。,第2章习题,2.8用卡诺图化简法求出最简与-或表达式和最简或-与表达式。,解： 画出逻辑函数的卡诺图。 先转换成与或表达式,1,1,1,1,1,F的卡诺图,1,1,BC,1,D,1,1,1,1,第2章习题,2.8 求出最简与-或表达式。,在卡诺图上按最小项合并的 规律合并。,B,D,将每个卡诺圈对应的与项相或，就得到最简与或表达式。,F= B + D,求出最简或-与表达式。,两次取反法 圈0，求 最简与或式。,再取反，得F最简或与式。,F = B + D = (B+D),第2章习题,2.8用卡诺图化简法求出最简与-或表达式和最简或-与表达式。,解：画出逻辑函数的卡诺图。,0,1,0,1,0,0,0,0,0,F的卡诺图,1,0,0,1,1,1,1,求出最简与-或表达式。,求出最简或-与表达式。,圈0，求 最简与或式。,AB,AC,第2章习题,2.9用卡诺图判断函数F(A,B,C,D)和G(A,B,C,D) 之间的关系。,解：画出逻辑函数F的卡诺图。,1,1,1,0,0,0,1,1,1,F的卡诺图,1,1,0,0,0,0,0,画出逻辑函数G的卡诺图。,1,1,1,0,0,0,1,1,1,G的卡诺图,1,1,0,0,0,0,0,根据F和G的卡诺图，得到：,第3章习题,3.4 在数字电路中，晶体三极管一般工作在什么状态？ 答：在数字电路中，晶体三极管一般工作在饱和导通状态 或者截止状态。,第3章习题,3.9 图3.46（a）所示三态门组成的总线换向开关电路，其中A、B为信号输入端 ，分别送两个不同频率的信号；EN为换向控制端，输入信号和控制电平波 形如图（b）所示，试画出Y1、Y2的波形。,解：,Y1,Y2,门1、3打开,门2、4打开,第3章习题,3.13 在图3.65(a)所示的D触发器电路中，若输入端D的波形如图 3.66(b) 所示，试画出输出端Q的波形（设触发器初态为0）。,解： 触发器初态为0 在CP=1期间， Qn+1=D,Q,第3章习题,3.14 已知输入信号A和B的波形如图3.66(a)，试画出图3.66(b)、(c) 中两个触发器Q端的输出波形，设触发器初态为0。,解：,D,Qb,在CP的上升沿，Qb = D,解：,T,在CP的上升沿，T=0 QC 保持,在CP的上升沿，T=1 QC 变反,QC,Qb,QC,第3章习题,3.14 已知输入信号A和B的波形如图3.66(a)，试画出图3.66(b)、(c) 中两个触发器Q端的输出波形，设触发器初态为0。,解：,D,Qb,在CP的上升沿，Qb = D,解：,T,在CP的下降沿，T=0 QC 保持,在CP的下降沿，T=1 QC 变反,QC,Qb,QC,第4章习题,4.1分析图4.27所示的组合逻辑电路功能，画出其简化逻辑电路图。,解：,P1,P2,P3,P4,0,0,0,1,0,0,0,1,列真值表,功能评述 当A、B、C 取值一致时 F= 1 当A、B、C 取值不一致时 F=0 一致性电路,画出简化逻辑电路图,第4章习题,4.3 分析图4.29所示的组合逻辑电路，列 出真值表，说明该电路的逻辑功能。,解：,列真值表,0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1,0 0 0 0,0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0,0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0,功能评述： 二进制码转换成格雷码的逻辑电路。,1 1 1 1 1 1 1 1,0 0 0 0,第4章习题,4.4 设计一个组合逻辑电路。该电路输入端接收两个2位二进制数A=A2A1， B=B2B1。当AB时，输出Z=1，否则Z=0。,解：,直接画出卡诺图,0,1,1,1,0,0,1,1,0,0,0,0,0,0,0,1,Z的卡诺图,画出逻辑电路图,第4章习题,4.7 用与非门设计一个组合电路。该电路输入为1位十进制数的2421码，当输入为素数时，输出F=1，否则F=0。,解：,09的素数是2，3，5，7,0,0,d,0,0,d,d,1,1,d,1,0,1,d,d,0,F的卡诺图,将与或表达式化成 与非与非表达式,这是包含无关项的函数， 画出卡诺图,画出逻辑电路图,第4章习题,4.9 设计一个“四舍五入”电路。该电路输入为1位十进制数的8421码，当其 值大于或等于5时，输出F=1，否则F=0。,解：,0,0,1,d,0,1,1,d,0,1,d,d,0,1,d,d,F的卡诺图,这是包含无关项的函数，,画出逻辑电路图,画出卡诺图,第4章习题,解：无竞争变量，不存在竞 争；不存在险象。,4.12 下列函数描述的电路是否可能发生竞争？竞争的结果是否会产生险象？ 在什么情况下产生险象？若产生险象，试用增加冗余项的方法消除。 ,解：存在竞争变量A，可能 发生竞争；不会产生险象， 因为无论B、C、D取何值， 不能得到 。,。,解：当BC=11时 ， 会产生“1”型险象。,0,1,0,0,0,1,1,1,的卡诺图,解：存在竞争变量A，可能 发生竞争；会产生险象，,增加冗余项 后当BC=11 时，F3 = 0，消除了险象。,第5章习题,5.3 已知状态图如图5.54所示，输入序列为 x = 11010010，设 初始状态为A，求状态和输出响应序列。,解： x 1 1 0 1 0 0 1 0 现态 次态 输出,A,A,0,A,A,0,A,B,0,B,C,0,C,B,1,B,B,0,B,C,0,C,B,1,输入x,输出,第5章习题,5.4 分析图5.55所示逻辑电路。假定电路的初始状态为00，说明电路的逻辑功能。,解：基本分析：存储电路2个JK触发器，下降沿有效，1个输入信号x，Mealy型电路。 写出输出函数和激励函数,输出函数：,激励函数：,，,列电路次态真值表,0,0,0,0,0,1,0,1,0 1,0 1,0 1,0 1,1 0,1 0,1 0,1 0,0,0,0,0,0,1,1,1,0,0,0,0,1,1,1,1,1 1 1 1 0 0 0 0,第5章习题,5.4,，,根据电路次态真值表和输出函数表达式，作出状态表和状态图,电路次态真值表,0 0/0,0 0/0,0 0/0,0 0/0,x=0,x=1,0 1/0,1 1/0,1 1/0,1 1/1,状态表,输出函数：,第5章习题,5.4,，,根据电路次态真值表和输出 函数，作出状态表和状态图,状态图,0/0,0/0,0/0,0/0,1/0,1/1,1/0,1/0,拟定一典型输入序列画时间图,典型输入序列拟定分析： 只有当y2y1=11时，x=1，Z=1； 当y2y100时，x=1，次态=11,当y2y1为00时，x=1，次态=01 ； 00(1)01 (1)11 (1)11 当y2y1为任意时，x=0，次态=00 ； 拟定一典型输入序列 10111100111。,y2y1,10 (1),1,第5章习题,5.4,，,拟定一典型输入序列画时间图,CP 1 2 3 4 5 6 7 8 9 10 11 x 1 0 1 1 1 1 0 0 1 1 1,y2,y1,0 0,0 1,0 1,0 0,0 0,0 1,0 1,1 1,1 1,1 1,1 1,1 1,1 1,0 0,0 0,0 0,0 0,0 1,Z,0,0,0,0,1,1,0,0,0,0 1,1 1,0,1 1,1 1,1,电路逻辑功能描述：这是一个111序列检测器，一旦输入x中出现信号“111”，输出Z便产生一个“1”。,第5章习题,5.6 分析图5.57所示逻辑电路。说明电路的逻辑功能。,解：基本分析：存储电路2个JK触发器，下降沿有效，1个输入信号x，Mealy型电路。,输出函数：,激励函数：,，,列电路次态真值表,0 0,1 1,0 0,1 1,1 1,0 0,1 1,0 0,1 1,1 1,1 1,1 1,1 1,1 1,1 1,1 1,0,1,1,0,1,0,0,1,1,0,1,0,1,0,1,0,写出输出函数和激励函数,第5章习题,5.6,，,根据电路次态真值表和输出函数表达式，作出状态表和状态图,电路次态真值表,0 1/0,1 0/0,1 1/0,0 0/1,x=0,x=1,1 1/1,0 0/0,0 1/0,1 0/0,状态表,输出函数：,第5章习题,5.6,，,根据电路次态真值表和输出函数表达式，作出状态表和状态图,状态图,x/z,0/0,0/0,0/0,0/1,1/1,1/0,1/0,1/0,电路是一个2位二进制数可逆计数器。,当电路输入x=0 加1计数 0001 10 11,当电路输入x=1 减1计数 1110 01 00,Z为进位输出,Z为借位输出,第5章习题,5.7 作出“0101”序列检测器的 Mealy型状态图和Moore型 状态图，典型输入/输出序 列如下： x 1 1 0 1 0 1 0 1 0 0 1 1 Z 0 0 0 0 0 1 0 1 0 0 0 0,A,解： 、确定电路模型Moore型 、建立初始状态A状态 、根据需要记忆的信息增加新 的状态，确定各时刻电路的 输出。,状态： 意义： 输出：,无关,0,0,0,1,B,记忆0,0,1,0,0,1,1,C,记忆01,0,0,1,D,记忆010,0,输入：,0,1,0,1,E,记忆0101,1,0,0,1,1,0,1,0,第5章习题,5.12 分别用D、T、J-K触发器作为 同步时序电路的存储元件，实现表 5.45所示的二进制状态表的功能。,0,1,d,d,1,1,d,d,J2卡诺图,d,d,1,0,d,d,0,1,K2卡诺图,1,d,0,d,0,d,1,d,J1卡诺图,d,0,d,1,d,1,d,0,K1卡诺图,0,0,1,1,0,0,1,0,Z卡诺图,第5章习题,5.12 根据激励函数和输出函数最简表达式，画出逻辑电路图。,Z,第7章习题,7.4 用一片38线译码器和必要的逻辑门实现下列逻辑函数表达式。,解：用译码器实现下列逻辑函数， 必须先化成标准与或表达式。 采用真值表的方法,1,1,1,1,1,1,1,1,0,0,0,0,0,1,0,0,1,1,1,1,0,0,0,0,F1,F2,F3,A,B,C,第