计算机组成原理(4.2半导体存储原理及存储芯片)-2010.ppt

目前，几乎所有的主存储器都采用半导体存储芯片构成。,4.2 半导体存储原理及存储芯片,2,工艺,双极型,MOS型,TTL型,ECL型,速度很快、,功耗大、,容量小,电路结构,PMOS,NMOS,CMOS,功耗小、,容量大,工作方式,静态MOS,动态MOS,（静态MOS除外）,半导体存储器的分类,3,存储信息原理, 静态存储器SRAM, 动态存储器DRAM,(双极型、静态MOS型):,依靠双稳态电路内部交叉反馈的机制存储信息。,(动态MOS型):,依靠电容存储电荷的原理存储信息。,功耗较大,速度快,作Cache。,功耗较小,容量大,速度较快,作主存。,半导体存储器的分类（续）,4,4.2.1 双极型存储单元与芯片,双极型存储器有TTL型与ECL型两种，工作速度快，但功耗大、集成度较低，适于做小容量快速存储器，如高速缓冲存储器或集成化通用寄存器组。,存储单元,存储芯片,4.2.2 静态MOS存储单元与芯片,1.六管单元,（1）组成,T1、T3：MOS反相器,Vcc,触发器,T2、T4：MOS反相器,T5、T6：控制门管,Z,Z：字线，选择存储单元,位线，完成读/写操作,W,W：,（2）定义,“0”：T1导通，T2截止；,“1”：T1截止，T2导通。,（3）工作,T5、T6,Z：加高电平，,高、低电平，写1/0。,（4）保持,只要电源正常，保证向导通管提供电流，便能维持一管导通，另一管截止的状态不变，故称静态。,导通，选中该单元。,电流，读1/0。,Z：加低电平，,T5、T6截止，该单元未选中，保持原状态。,静态单元是非破坏性读出，读出后不需重写。,7,8,地址端：,A9A0（入）,数据端：,D3D0（入/出）,控制端：,片选CS,= 0 选中芯片,= 1 未选中芯片,写使能WE,= 0 写,= 1 读,电源、地,2.存储芯片,例.SRAM芯片2114（1K4位）,外特性：,X0,每面矩阵排成64行16列。,6位行地址,X63,Y0,Y15,两级译码,一级：,地址译码，,选择字线、位线。,二级：,一根字线和,一组位线交叉，,选择一位单元。,4位列地址,4.2.2 动态MOS存储单元与存储芯片,1.四管单元,（1）组成,T1、T2：记忆管,C1、C2：柵极电容,T3、T4：控制门管,Z：字线,（2）定义,“0”：T1导通，T2截止,“1”：T1截止，T2导通,（C1有电荷，C2无电荷）；,（C1无电荷，C2有电荷）。,（4）保持,高、低电平，写1/0。,高电平，断开充电回路，,Z：加低电平，,T3、T4截止，该单元未选中，保持原状态。,需定期向电容补充电荷（动态刷新），所以称为动态存储器。,四管单元是非破坏性读出，读出过程即实现刷新。,（3）工作,Z：加高电平，,T3、T4导通，选中该单元。,4.2.2 动态MOS存储单元与存储芯片,1.四管单元,（2）定义,（4）保持,写入：Z加高电平，T导通，,在W上加高/低电平，写1/0。,读出：W先预充电，,根据W线电位的变化，读1/0。,断开充电回路。,Z：加低电平，,T截止，该单元未选中，保持原状态。,单管单元是破坏性读出，读出后需重写。,“0”：C无电荷，电平V0（低）,“1”：C有电荷，电平V1（高）,（3）工作,Z加高电平，T导通，,（1）组成,C：记忆单元,T：控制门管,Z：字线,W：位线,2.单管单元,4.2.2 动态MOS存储单元与存储芯片,地址端：,A7A0（入）,数据端：,Di（入）,控制端：,片选,写使能WE,= 0 写,= 1 读,电源、地,分时复用，提供16位地址。,Do（出）,行地址选通RAS,列地址选通CAS,：=0时A7A0为行地址,高8位地址,：=0时A7A0为列地址,低8位地址,1脚未用，或在新型号中用于片内自动刷新。,3.存储芯片,外特性：,例.DRAM芯片2164（64K1位）,14,15,4.2.4 半导体只读存储器,只读存储器的存储元件实质上可以看作是一个固定的开关电路，以“开”和“关”两个状态来记存信息“0”和“1”。 ROM的组织结构与RAM相似，一般也是由地址译码电路、存储阵列、读出电路与控制电路等几部分组成，控制信号中只需片选信号即可，因为它是只读的，不需要读写控制信号。,16,掩模式ROM中所存储的信息，是在制造的过程中用掩膜工艺来完成写入的。掩膜式ROM一般适用于固定程序而且生产批量较大的产品。,掩膜MOS只读存储器,17,一次编程的只读存储器（PROM） PROM写入信息是一次性的。 可擦除的可编程只读存储器（EPROM） 可擦除的EPROM在需要改写时，用特殊的方法（如紫外线照射）将原写入的信息擦除，重新编程写入，这就给使用带来很大方便 电改写可编程只读存储器（EPROM） EPROM可用电气方法将存储内容擦除，再重新写入。它在联机条件下可以用字擦除方式擦除，也可以用页擦除方式擦除，同时也可以将全部内容擦除。以字擦除方式操作时，能够只擦除被选中的那个存储单元的数据；在页擦除方式操作时，可擦除存储芯片的一行或一列。EPROM基本解决了EPROM存在的问题，故更受用户的欢迎。一般为10万次。,可编程只读存储器（PROM）,18,PROM内部结构图,19,掩膜ROM的内容,20,EPROM基本存储电路,21,采用CMOS工艺，既有EPROM结构简单的特点，又吸收了EPROM可在线擦除的特点；不但具有RAM的高速性，而且兼有ROM的非易失性。Flash Memory读出时间为70160ns，比普通外存（如硬盘）快50200倍。可整体擦除或分页擦除，耗电低，集成度高，体积小，可重复使用达10万次以上，有很高的可靠性。 目前，Flash Memory被广泛地用于便携式笔记本电脑或微机的主板上。,Flash Memory（也称快擦型存储器或闪速存储器）,22,Flash Memory原理,23,F1ash Memory的读写原理：,Vd=6V,Vg=12V,写入,Open,Vs=12V,擦除,Vd=1V,Vg=1V,读出,24,各种存储器的用途,25,DRAM的研制与发展,1. 增强型DRAM（EDRAM） 增强型DRAM（EDRAM）改进了CMOS制造工艺，使晶体管开关加速，其结果使EDRAM的存取时间和周期时间比普通DRAM减少一半，而且在EDRAM芯片中还集成了小容量SRAM cache。 2. Cache DRAM（CDRAM） 其原理与EDRAM相似，其主要差别是SRAM cache的容量较大，且与真正的cache原理相同。在存储器直接连接处理器的系统中，cache DRAM可取代第二级cache和主存储器（第一级cache在处理器芯片中）。CDRAM还可用作缓冲器支持数据块的串行传送。,26,3. EDO DRAM（EDRAM） 扩充数据输出（extended data out，简称EDO），它在完成当前内存周期前即可开始下一周期的操作，因此能提高数据带宽或传输率。 4. 同步 DRAM（SDRAM） 典型的DRAM是异步工作的，CPU送地址和控制信号之后，等待存储器的内部操作完成，此时CPU不能做别的。 SDRAM与CPU之间的数据传输是同步的，CPU送出地址和控制信号后，经过已知数量的时钟后，SDRAM完成内部操作，此期间，CPU可以做其他的工作，而不必等待。,DRAM的研制与发展,27,5. Rambus DRAM（RDRAM） Rambus公司研制，着重提高存储器频率带宽。 RDRAM与CPU之间通过专用的RDRAM总线传送数据，而不是常用的RAS、CAS、WE、CE信号。 采用异步成组数据传输协议，开始时需要较大的存取时间（例如48ns），以后可达500MB/s的传输速率。 Rambus得到Intel公司的支持，其高档的Pentium III 处理器采用Rambus DRAM结构。,DRAM的研制与发展,28,6. 集成随机存储器（IRAM） 将整个DRAM系统集成在