重庆大学数电(唐治德版)第9章半导体存储器.ppt

第9章 半导体存储器,半导体存储器（简称存储器）是存储大量二进制数据的逻辑部件。它是数字系统，特别是计算机，不可缺少的组成部分。存储器的容量越大，计算机的处理能力越强，工作速度越快。因此，存储器采用先进的大规模集成电路技术制造，尽可能地提高存储器的容量。,back,本章介绍常用的半导体存储器的结构、工作原理和使用方法。,9.1 半导体存储器基础 9.2 随机存取存储器（RAM） 9.3 只读存储器（ROM） 9.4 闪存（Flash Memories） 9.5 存储器容量的扩展,back,9.1 半导体存储器基础,9.1.1 半导体存储器的结构框图,存储器由寻址电路、存储阵列和读写电路组成。,存储1或0的电路称为存储单元，存储单元的集合形成存储阵列（通常按行列排成方阵）。,back,二进制数据以信息单位（简称为字）存储在存储阵列中。最小的信息单位是1位（Bit），8位二进制信息称为1个字节(Byte)，4位二进制信息则称为1个半字节(Nibble)。 为便于对每个信息单位（字）进行必要的操作，存储阵列按字组织成直观的存储结构图。,back,例如，图9.1.2是一个64位存储阵列分别按8位、4位和1位字组织的存储结构图和存储的示例数据。每个存储单元的位置由行序号和列序号唯一确定。每个字的位置（行序号）称为它的地址，用二进制码表示（An-1A1A0）；列序号表示二进制位在每个字中的位置。例如，按4位组织的、地址为14的字存储单元的信息是1110。,back,存储单元的总数定义为存储器的容量，它等于存储器的字数和每字位数之积。例如，10位地址码，每字8位，则存储容量为210 Bytes =1024Bytes=1kB=8kbits。计算机存储器的容量通常是512MB(1MB=220B)或GB(=230B)。,back,写操作（亦称为存数操作）：输入地址码An-1A1A0，寻址电路将地址转换成字线上的有效电平选中字存储单元。在片选信号CS有效（通常是低电平）和读写信号为低电平时，读写电路通过存储阵列的位线将数据总线上的m位数据-110写入选中的字存储单元中保存（设存储阵列按每字m位组织）。,读操作（亦称为取数操作）：输入地址码An-1A1A0，寻址电路将地址码转换成字线上的有效电平选中字存储单元。在片选信号CS有效（通常是低电平）和读写信号为高电平时，读写电路通过存储阵列的位线，将选中的字存储单元的m位数据输出到数据总线上-110（设存储阵列按每字m位组织）。,存储器具有2种基本的操作：写操作和读操作。,back,在复杂的数字系统（例如数字计算机）中，多个功能电路间利用一组公共的信号线（导线或其他传导介质）实现互连，并分时传输信息，这样的一组信号线称为总线。,对于存储器， 数据总线-110是双向总线（输入/输出，常用表示I/O-1，I/O1，I/O0），而 地址总线An-1A1A0和控制总线（CS，）则是单向总线（输入）。,back,9.1.2 半导体存储器的分类,按功能，存储器分为只读存储器、随机读写存储器（或称为存取存储器）和闪存。,back,随机读写存储器(RAM)的写操作时间和读操作时间相当（都是纳秒级），工作时能够随时快速地读出或写入数据。即工作时读写存储器具有存入和取出数据2种功能。,工作时只能快速地读取已存储的数据、而不能快速地随时写入新数据的存储器称为只读存储器（ROMRead Only Memory）。即只读存储器的写操作时间(毫秒级)远比读操作时间（纳秒级）长，数据必须在工作前写入存储器，上电工作后只能从存储器中读出数据，才不影响数字系统的工作速度。,闪存（Flash Memory）工作时可以进行读或写操作，但闪存的每个存储单元写操作时间长，不能随机写入数据，适合对众多存储单元批量地写入数据。,back,按寻址方式，存储器分为顺序寻址存储器和随机寻址存储器。,顺序寻址存储器是按地址顺序存入或读出数据，其存储阵列的存储单元连接成移位寄存器。有先进先出（FIFOFirst In First Out）和先进后出（FILO- First In Last Out）2种顺序寻址存储器。,随机寻址存储器:可以随时从任何一个指定地址写入或读出数据的存储器。随机寻址存储器的寻址电路通常采用1个或2个译码器（称为地址译码器，见9.2节）。,back,采用随机寻址方式的随机读写存储器称为随机存取存储器（RAMRandom Access Memory）。只读存储器（ROM）和闪存也采用随机寻址方式。,存储器还可分为易失型存储器和非易失型存储器。如果掉电（停电）后数据丢失，则是易失型存储器；否则，是非易失型存储器。RAM是易失型存储器，而ROM和闪存是非易失型存储器。,back,部分存储器的寻址方式和功能归纳如表9.1.1。,back,9.2 随机存取存储器（RAM）,存储单元是存储器的核心。根据存储单元记忆0或1的原理，随机存取存储器分为静态随机存储器（SRAMStatic RAM）和动态随机存取存储器(DRAMDynamic RAM)。按所用元件的不同，分双极型和MOS型两种。鉴于MOS电路具有功耗低、集成度高的优点，目前大容量的存储器都是MOS型存储器。,back,9.2.1 静态随机存取存储器（SRAM）,1. SRAM的静态存储单元,SRAM的存储单元是用基本RS触发器记忆0或1的静态存储单元。图9.2.1是六管CMOS静态存储单元和读写电路。,back,T1T4构成CMOS基本RS触发器，存储0或1。 T5和T6是行字线Xi 开关管导通时传递0或1，截止时为高阻态。 T7和T8则是列字线Yj,back,当Xi=Yj=1时，T5T8导通，将基本RS触发器与读/写电路相连。 如果CS=0、 ，则三态门缓冲器G1和G2为高阻态，而G3为工作态。基本RS触发器的状态输出到数据总线上，实现读操作。 如果CS=0、 ，则三态门缓冲器G1和G2为工作态，而G3为高阻态。输入电路强制基本RS触发器的状态与输入数据Dk一致，即Q=Dk，实现写操作。 当CS=1时，三态门缓冲器G1、G2和G3为高阻态，数据总线Dk为高阻态。基本RS触发器既不能输出，也不能接受数据。,back,当Xi=0时，T5和T6截止，基本RS触发器不能与读/写电路相连，其状态保持不变，存储单元未被选中。本单元不影响同列的其他存储单元与位线交换数据。 当Yj=0时，T7和T8截止，基本RS触发器同样不能与读/写电路相连，其状态保持不变，存储单元同样未被选中。,显然，当掉电时基本RS触发器的数据丢失，所以，SRAM是挥发型存储器。,back,2.基本SRAM的结构,双地址译码:选中存储单元需要行字线Xi和列字线Yj同时为高电平。,back,MCM6264：MOTOROLA公司生产的静态随机存取存储器。 OE：输出使能，低电平有效； CS：片选信号为，低电平有效。 存储容量：8kB=8k8bit=65536bit,说明：Z-高阻态， O-数据输出， I-数据输入,back,3. SRAM的操作定时,为了保证存储器准确无误地工作，作用到存储器的地址、数据和控制信号必须遵守一定的时间顺序，即操作定时。,(1)读周期,读操作要求指定字存储单元 的地址、片选信号和输出使 能有效，读写信号为高电平（,信号作用顺序是: 1)指定字存储单元的地址有效； 2)片选信号和输出使能有效，即由高变低； 3)经过一定时间后，指定字存储单元的数据输出到数据总线上。,back,(2)写周期 写操作要求指定字存储单元 的地址、片选信号和读写信号 有效。,对于大多数的SRAM， 读周期和写周期相近， 一般为几十个纳秒。,back,4. 同步SRAM和异步SRAM,解决的办法是：SRAM与CPU共用系统时钟，CPU在时钟的有效沿前给出SRAM需要的地址、数据、片选、输出使能和读写信号，时钟有效沿到则将它们存于SRAM的寄存器中；CPU不必等待，可以执行其他指令，直到SRAM完成CPU要求的读或写操作，通知CPU做相应的处理。之后，CPU与SRAM又可以进行下一次信息交换。,在计算机中，SRAM通常存储中央处理器（CPU）需要的程序和数据。因为SRAM的工作速度远低于CPU的速度，2者交换信息时CPU必须等待，使计算机达不到理想的工作速度。,具有信号同步寄存器的SRAM称为同步SRAM，否则，称为异步SRAM。同步SRAM可以帮助CPU高速执行指令，即提高计算机的工作速度。,back,同步SRAM框图如图9.2.6所示，同步SRAM的核心 是异步SRAM(地址译码器和存储阵列)；同步SRAM与 器件外部连接的地址、数据、片选、输出使能和读写信 号均在时钟CP的上升沿锁存于寄存器中，供SRAM完成 读或写操作。,back,为了加速CPU与SRAM的信息交流，同步SRAM通常具 有地址爆发特征。即输入一个地址码，同步SRAM可以 读或写相邻的多个地址单元。 假设计数器实现2位二进制加法计数，初态为00。 在爆发控制（Burst Control）BC=1时， 爆发逻辑电路的输出如表9.2.2所示。因此，可获得4个 相邻的地址码，供SRAM进行读或写操作。,back,图9.2.7,爆发逻辑电路,9.2.2 动态随机存取存储器（DRAM）,1. DRAM的动态MOS存储单元,NMOS管T和存储电容CS 组成动态存储单元。,缺点是:电容不能长期保持 其电荷，必须定期（大约8 16个mS内）补充电荷 （称为刷新操作），比 SRAM操作复杂。,back,单管动态存储单元的工作原理如下： （1）写操作 当Xi=1、Refreh=0和 时，G1处于工作态、G2和G3处于高阻态，NMOS管T导通。 如果Din=1，则存储电容CS充电，获得足够的电荷，实现写1操作；如果Din=0，则存储电容CS放电，电荷消失，实现写0操作。,back,（2）读操作 当Xi=1、Refreh=1和 时，G1处于高阻态、G2和G3处于工作态，NMOS管T导通。如果存储电容CS有电荷，经灵敏放大缓冲器G2输出1（Dout=1），实现读1操作； 如果存储电容CS没有电荷，则位线电压不变，灵敏放大缓冲器G2输出0（Dout=0），实现读0操作。,back,由于电容不能长期保持电荷，所以必须对存储电容定期刷新。如前所述，读操作自动刷新选定的存储单元。但是，读操作是随机的，所以，在DRAM中，必须设置刷新定时电路，定时启动刷新周期。,(3)刷新操作,back,2.基本DRAM的结构,存储单元是图9.2.8 所示的单管动态存 储单元，排列成 1024行1024列 的存储阵列。,地址位数多，通 常采用时分复用 输入地址.,高10位地址码 A19A10首先 输入到10条地址 信号线上,back,3. 基本DRAM的读写周期,从读或写周期开始， RAS和CAS依次变 低将行地址和列地 址顺序送入DRAM 并译码。随后，在 读周期中， ，有效数据输出到Dout； 在写周期中， ，输入数据通过Din 写入到指定单元中 保存。,back,4. DRAM的类型,除前述的基本DRAM外， 为了提高DRAM的访问速度，出现了快速页模式DRAM(FPM DRAMFast Page Mode DRAM)、 扩展数据输出DRAM (EDO DRAM-Extended Data Output DRAM)、 爆发式扩展数据输出DRAM(BEDO DRAM-Burst Extended Data Output DRAM)和 同步DRAM (SDRAM-Synchronous DRAM)。,back,对于FPM DRAM，输入一个行地址，其后可输入多个列地址，它们 和行地址分别组成全地址，选中字存储单元并进行读或写操作。 以读操作为例，操作时序如图9.2.11。注意，在FPM DRAM中， 当列地址选通信号CAS无效时，没有输出数据，见图9.2.11的倒数 第二行波形。,扩展数据输出DRAM（EDO DRAM）可以扩展输出数据的有效时 间，直到CAS再次有效为止，如图9.2.11的最后一行波形,back,9.3 只读存储器（ROM）,ROM最突出的特征是掉电后数据不丢失，用于存储数字系统中固定不变的数据和程序 .,ROM分为掩模ROM(Mask ROM)和可编程ROM （PROM-Programmable ROM）。Mask ROM 的数据是制造过程中写入的，可永久保存，但使用者 不能改写。PROM的数据则是由使用者通过编程工具 写入的。 ROM的寻址方式与RAM相同，采用随机寻址，即用地 址译码器选择字存储单元。 ROM可以用双极型或单极型（MOS）元件实现。,back,9.3.1 掩模只读存储器(Mask ROM),1掩模只读存储器的存储单元,在图（a）中， T的栅极与字线Xi相连。 当Xi=1、OE=0时，T导通，位线为低电平，G为工作态，DOUT=1，存储单元记忆1。 在图(b)中，T的栅极与字线Xi不相连。当Xi=1、OE=0时，T不导通，位线为高电平，G为工作态，DOUT=0，存储单元记忆0。,掩模只读存储器的存储单元用半导体元件的有或无表示1或0,back,0,1,1,0,2掩模只读存储器的结构,图中地址译码器输出高电平有效。在存储阵列中，字线与位线的交叉处是存储单元，有元件为1，无元件为0,存储器的数据输出变量是数据为1所对应的地址变量组成的最小项的逻辑和,back,9.3.2 可编程只读存储器（PROM）,掩模ROM的存储数据由制造商在生产过程中写入，对系统设计者开发新产品很不方便。因此，出现了由用户写入数据的可编程ROM（PROM） 可编程ROM分为可改写一次的PROM（沿用PROM的名称）和可反复改写的EPROM(Erasable Programmable ROM) 用紫外光擦除的EPROM记为UV EPROM(Ultraviolet EPROM，常简记为EPROM)，用电方法擦除的EPROM记为EEPROM或E2PROM(Electrical EPROM),back,1PROM的存储单元,PROM的存储单元由一个NMOS管和一个熔丝组成。 在编程过程中，编程器产生足够大的电流注入欲写0单元，烧断熔丝；写1单元则不注入电流。 正常工作时，熔丝不会被烧断，因此，保留熔丝的单元存储1，烧断熔丝的单元存储0。由于烧断的熔丝不能修复，故PROM只能编程一次。,back,有元件为1，无元件为0,2UV EPROM的存储单元,可多次编程的EPROM必须采用可修复的元件。UV EPROM使用的可修复的元件是有两个栅极的叠栅雪崩注入MOS管(SIMOS）。 浮栅上未注入负电荷前，SIMOS管的开启电压低，正常的栅源电压可使SIMOS 管导通。在浮栅上注入足够的负电荷后，开启电压增加，正常的栅源电压则不能使SIMOS管导通。,back,控制栅极,浮栅上无电荷时，字线高电平使SIMOS导通，等效为存储单元有元件，存储1； 浮栅上有负电荷时，字线高电平不能使SIMOS导通，等效为存储单元无元件，存储0。 因此，SIMOS管是用浮栅上是否有负电荷来存储二值数据的。,UV EPROM出厂时浮栅上无电荷。为了在浮栅上注入电荷，控制栅极和漏极对源极同时作用比正常电源电压高许多的电压.,UV EPROM的封装顶部有一个石英窗，紫外光可直接照射到SIMOS管上，照射15到20分钟后，浮栅上的电子获得足够的能量，穿过SiO2回到衬底中。,back,3E2PROM的存储单元,E2PROM也是利用浮栅上是否有负电荷来存储二值数据的 ，与SIMOS管的区别是，隧道MOS管的漏区与浮栅之间有一个极薄的SiO2交叠区，厚度约80（埃） 当控制栅加足够大的电压时，交叠区产生很强的电场，电子穿过交叠区到达浮栅（注入电子），这种现象称为隧道效应。隧道效应是双向的，即漏栅间加前述相反的电压，则电子离开浮栅（擦除电子）。 隧道MOS管的电子注入和擦除是在漏极与控制栅极之间利用隧道机理进行的，这个特点和存储单元的结构决定了E2PROM只能以字为单位改写数据。,back,隧道,9.4 闪存（Flash Memories）,闪存的结构和ROM相同，结构也和ROM相同。,9.4.1闪存的存储单元,闪存MOS管的结构与SIMOS 相似，但有2点不同，一是浮栅与衬底间的SiO2厚度不同，SIMOS厚（3040nm）, 闪存MOS管薄（1015nm）；二是闪存MOS管的源极和漏极的N+区不对称，漏区小，源区大；浮栅与源区交叠，形成比EEPROM的隧道MOS管更小的隧道区。,因此，闪存的擦除和注入电压小； 由于存储阵列的闪存MOS管的源极全部连接在一起，利用隧道效应，可以实现众多存储单元的批量擦除。,back,隧道,9.4.2闪存的特点和应用,理想的存储器具有大容量、非易失、在系统读写能力、较高的操作速度和低成本等特点。ROM、PROM、UV EPROM、EEPROM、SRAM和DRAM，在前述的某些方面各具有一定优势，只有闪存综合具有理想存储器的特点，只是在写入速度方面比SRAM和DRAM差。,* 写入速度是与SRAM比较的。