编位微型计算机原理及应用李继灿主编1.ppt_第1页
编位微型计算机原理及应用李继灿主编1.ppt_第2页
编位微型计算机原理及应用李继灿主编1.ppt_第3页
编位微型计算机原理及应用李继灿主编1.ppt_第4页
编位微型计算机原理及应用李继灿主编1.ppt_第5页
已阅读5页,还剩37页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

优秀精品课件文档资料,第2章 80X86微处理器,2.1 Intel 微处理器发展简况,CPU 机型 数据线 地址线 内存容量 推出年代 8088 PC/XT 8位 20位 (最大)1M 79年 80286 PC/AT 16位 24位 16M 82年 80386 (高档)386 32位 32位 4G 86年 80486 486 32位 32位 4G 89年 PentiumPentium 64位 32位 4G 93年 Pentium Pentium Pro Pro 64位 36位 64G,2.2 32位微处理器内部结构,1.总线接口单元: 产生三总线信号,进行存储器和I/O端口的访问。,一. 7个功能块:,2.高速缓冲存储器(CPU内部的Cache): 存放从存储器中取出的最近要执行的指令和数据,这样CPU就只需从Cache中取指令,不必经常访问存储器了。,3.指令预取部分: 32字节的先进先出的队列,它从Cache中取指令,供译码器译码。,4.指令译码: 从指令预取队列中取指令机器码,翻译成微代码。,5.控制器: 控制器采用微程序设计,根据指令译码器送来的信息产生微指令,对运算器、存储器管理部分发出控制信号。,6.运算器: 包括整数运算器和浮点运算器。,7.存储器管理部分: 包括分段管理和分页管理二部分。,二.基本结构寄存器: 80X86内部寄存器分为4类:,基本结构寄存器 浮点寄存器 系统级寄存器 调试测试寄存器,应用程序只能访问基本结构寄存器和浮点寄存器。(我们只介绍基本结构寄存器),1.通用寄存器 D31 D16 D15 D8 D7 D0 AH A X AL EAX BH B X BL EBX CH C X CL ECX DH D X DL EDX SI ESI DI EDI BP EBP 位序:左为高位,右为低位,AH、AL是AX的高/低8位,AX又是EAX的低16位,设:EAX=12345678H 则: AX=5678H,AH=56H,AL=78H 反之,当89HAH,90HAL后 则: AX=8990H,EAX=12348990H,汇编助记符: 32位寄存器的汇编助记符为 EAXEDX、ESI、EDI、EBP,16位寄存器的汇编助记符为 AXDX、SI、DI、BP,8位寄存器的汇编助记符为 AH、AL、BH、BL、CH、CL、DH、DL,2.段寄存器: D15 D0 CS 代码段寄存器 SS 堆栈段寄存器 DS 数据段寄存器 ES 附加数据段(附加段)寄存器 FS 附加数据段(附加段)寄存器 GS 附加数据段(附加段)寄存器,3.指针寄存器 D31 D16 D15 D0 IP EIP SP ESP,指令指针寄存器:32位称为EIP,低16位为IP 作用:存放指令单元的偏移地址,堆栈指针寄存器:32位称为EIP,低16位称为SP 作用:存放栈顶单元的偏移地址,4.标志寄存器(F): 为32位,存放两类标志:状态标志和控制标志。 D31 D16 D15 D0 (详细内容在后继课程中介绍),2.3 32位微处理器的外部引脚,1.数据线及控制信号 数据线:D63D0共64位 奇偶校验信号: DP7DP0 ,每个字 节产生1个校验位 读校验错: PCHK,2.地址线及控制信号 A31A3:高30位地址线 BE7BE0:字节允许信号(存储体选中信号) 外围电路对BE7BE0译码以产生A2A0信号,3.系统控制信号 时钟输入CLK 可屏蔽中断请求 INTR 非屏蔽中断请求 NMI 系统复位信号 RESET 系统复位后,程序运行的地址为: FFFFFFF0H 实模式 CS: F000H, IP: 0FFF0H,系统时钟,是微处理器内部与外部操作的同步时基信号,由时钟(CLK)输入信号来提供。,时钟周期: T状态:就是指时钟周期,4.总线周期定义信号(输出) “周期”是一段时间 CPU通过总线与存储器、I/O交换一个数据所需要的时间称为总线周期。,系统中,除了X86之外,还有DMAC,通常情况下,由X86控制三总线,若系统与高速外设交换信息,则由DMA控制器来控制三总线。 首先,由DMAC发出“总线保持请求”,X86检测HOLD有效后,在当前总线周期结束后,与三总线脱离,处于“总线保持状态”,然后通过HDLA向DMAC发出总线保持响应信号,通知DMAC接管三总线。 BREQ:总线请求(输出) X86控制三总线进行操作时,BREQ一直有效。 BOFF:总线占用(输入) 外电路使BOFF有效后,X86在当前总线周期的当前时钟周期结束后,立即与三总线脱离。 这是外部电路强行占用总线的手段,它与HOLD的区别在于:BOFF无需得到CPU的响应。,2.4 32位微处理器的工作模式,1.存储空间: 物理空间(物理存储器地址空间):程序的运行空间,232=4G 物理 地址: 物 理 空 间,486有32条地址线,内存最大容量4G。这4G字节称为物理存储器,每一单元的地址称为物理地址,其地址范围0000,0000HFFFF,FFFFH为物理存储空间。,虚拟空间(虚拟存储器地址空间):编程空间 虚拟存储器是一项硬件和软件结合的技术。 存储管理部件把主存(物理存储器)和辅存(磁盘)看作是一个整体,即虚拟存储器。486允许虚拟存储器容量最大为246=64T,即程序员可在此地址范围内编程,程序可大大超过物理空间。运行时,操作系统从虚拟空间取一部分程序载入物理存储器运行。当程序运行需要调用的程序和要访问的数据不在物理存储器时,操作系统再把那一部分调入物理存储器.数据的交换极快,程序察觉不到。,线性地址,实模式:存储空间仅分段,而不分页; 保护模式:存储空间先分段,再分页。,线性空间:,当程序从虚拟空间调入物理空间时,要进行地址转换。,分段部件首先把虚拟地址(编程地址)转换为线性地址, 如果不分页的话,线性地址就是物理地址;, 如果分页的话,则由分页部件把线性地址转换为物理地址。,虚拟地址,I/O地址空间与存储空间不重叠 CPU有一条控制线M/IO,在硬件设计上用M/IO=1,参与存储器寻址,用M/IO=0参与I/O寻址。,从PC/XTPentium,基于Intel微处理器的系统机,实际上只使用低10位地址线,寻址210=1024个I/O端口。,2. I/O空间: 486利用低16位地址线访问I/O端口,所以I/O端口最多有216=64K,I/O地址空间为0000HFFFFH。 注意:I/O地址空间不分段,一.实模式的特点: 加电、复位之后,486自动工作在实模式,系统在DOS管理下 在实模式下,486只能访问第一个1M内存(00000HFFFFFH),486有2种工作模式: 实地址模式(实模式) 保护虚拟地址模式(保护模式), 存储管理部件对存储器只进行分段管理,没有分页功能,每一逻辑段的最大容量为64K。 在实模式下,段寄存器中存放段基址。,二.保护模式的特点: 486工作在保护模式下,才能真正发挥它的设计能力。 在保护模式下,486支持多任务操作系统 在保护模式下,486可以访问4G物理存储空间 存储管理部件中,对存储器采用分段和分页管理,关于“虚拟存储”的概念: 存储管理部件把主存(物理存储器)和辅存(磁盘)看成一个整体。允许编程空间为246=64T,即程序的体积可以大大超过物理存储空间。 操作系统基于存储管理部件,先把程序的一部分装入内存运行,当程序要访问的那一部分不在物理存储器的时候,再从磁盘调入,这种存储交换过程极快,用户是察觉不到的,于是用户可以放心的在64T空间安排程序,仿佛计算机真有那么大的内存一样。,关于保护机制: 486有一套复杂的保护机制,系统定义了4个“特权级”。 操作系统的核心特权级最高,应用程序的特权级最低。并规定,高级别的程序可以访问同级或低级的数据段,反之则不行,应用程序只能访问自身的数据段。 保护模式下,段寄存器存放的不是段基址而是段选择符。,三.虚拟86模式: 虚拟86模式是保护模式下的一种特殊工作模式,可运行实模式程序。 在操作系统管理下,486可以分时地运行多个实模式程序(因为:在虚拟86模式下,486认为段寄存器中存放的不是选择符而是段基址!) 例如有3个任务,操作系统为每一个任务分配1ms,每通过1ms就发生一次任务切换,从 宏观上看系统是在执行多个任务,联机打印程序就使用“分时技术”。打印程序只能在DOS环境下运行,占用系统10%的时间。,四. 实模式下,物理地址的形成 1.存储器的分段管理: 486对存储器采用分段管理,一个单元的物理地址由两部分组成,写成: 段基址偏移地址,设某单元物理地址为12345H, 则: 12345H= 1000H *24+ 2345H 段基址 偏移地址,在一个逻辑段中,各单元的段基址是相同的。 偏移地址是该单元相对于段首的地址偏移量,2.各逻辑段物理地址的形成(以16位寻址为例): 在实模式下,段寄存器存放相应逻辑段的段基址,代码段:CS*24+IP=指令单元的物理地址 一条指令的一个字节取出后,IP自动加1,指向下一字节。 堆栈段:SS*24+SP=栈顶单元的物理地址 数据段:DS*24+偏移地址=数据单元的物理地址,3段寄存器的初值 CS、IP的初值:由操作系统赋值,DS/ES/FS/GS的初值:由程序员赋值。,SS、SP的初值:由程序员赋值 由操作系统自动赋值,2.5 32位微处理器的典型时序,总线周期定义的操作,总线周期定义的操作,M/IO D/C W/R 操作 0 0 0 中断 0 0 1 中止/专用周期 0 1 0 I/O读 0 1 1 I/O写 1 0 0 微代码读 1 0 1 保留 1 1 0 存储器读 1 1 1 存储器写,LOCK:总线锁定信号 LOCK=0,通知外围电路,不允许外部信号打断当前的总线周期。当一条指令有.LOC

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论