数字电路课件首.ppt

第二章 逻辑门电路,第三章 组合逻辑电路,第四章 时序逻辑电路引论,第五章 时序逻辑电路的分析与设计,第六章 存储器和可编程逻辑器件,第七章 脉冲信号的产生与整形,第一章 数字逻辑基础,1.1 数制与BCD码,1.1.1 常用数制,1.1.2 几种简单的编码,回目录,第一章. 数字逻辑基础,1.2 逻辑代数基础,1.2.1 基本逻辑运算,1.2.2 复合逻辑运算,1.2.3 逻辑电平及正、负逻辑,下一页,1.2.6 逻辑函数的化简,1.2.5 逻辑函数的标准形式,1.2.4 基本定律和规则,上一页,回目录,2.1 晶体管的开关特性,2.1.1 半导体二极管的开关特性,2.1.2 半导体三极管的开关特性,2.1.3 MOS管的开关特性,下一页,回目录,第二章. 逻辑门电路,2.2 分立元件门电路,2.2.1 二极管门电路,2.2.2 三极管门电路,2.3 TTL门电路,2.3.1 TTL与非门典型电路及其工作原理,2.3.2 TTL与非门的电压传输特性,2.3.5 改进型TTL门电路,2.3.6 其它类型的TTL门电路,2.3.3 TTL与非门的静态输入与输出特性,2.3.4 TTL与非门的动态特性,2.4 ECL门电路 (Emitter Coupled Logic),2.4.1 ECL门电路的工作原理,下一页,回目录,上一页,上一页,2.5 MOS门电路,2.5.1 NMOS门电路,2.5.2 CMOS门电路(Complementary Symmetry MOS),2.6 TTL与CMOS电路的接口,回目录,2.4.2 ECL门电路的主要特点,第三章. 组合逻辑电路,下一页,回目录,3.1 由基本逻辑门构成的组合电路的分析和设计,3.1.1 组合电路的一般分析方法,3.1.2 组合电路的一般设计方法,3.2 MSI构成的组合逻辑电路,3.2.1 自顶向下的模块化设计方法,3.2.2 编码器,3.2.3 译码器,3.2.4 数据选择器,3.2.5 数据分配器,3.2.6 算术运算电路,3.2.7 数值比较器,3.3 组合电路设计举例: 算术逻辑单元(ALU),3.4 组合逻辑电路中的冒险,3.4.1 产生冒险的原因,3.4.2 消去冒险的方法,回目录,上一页,下一页,4.2 存储器件,回目录,第四章. 时序逻辑电路引论,4.1 时序逻辑电路的基本概念,4.1.1 时序逻辑电路的结构模型,4.1.2 状态表和状态图,4.3 锁存器,4.3.1 RS锁存器,4.3.2 门控RS锁存器,4.3.3 D锁存器,4.4 触发器,4.4.1 主从触发器,4.4.2 边沿触发器,4.5 触发器逻辑功能的转换,4.5.1 代数法,4.5.2 图表法,4.6 触发器应用举例,回目录,上一页,回目录,第五章. 时序逻辑电路的分析与设计,5.1 MSI构成的时序逻辑电路,5.1.1 寄存器和移位寄存器,5.1.2 计数器,5.1.3 移位寄存器型计数器,5.2 时序逻辑电路的分析方法,5.2.1 同步时序逻辑电路的分析方法,5.2.2 异步时序逻辑电路的分析方法,下一页,5.3 同步时序逻辑电路设计方法,5.3.1 用SSI设计同步时序逻辑电路,5.3.2 用MSI设计同步时序逻辑电路,上一页,回目录,回目录,下一页,第六章. 存储器和可编程逻辑器件,6.1 存储器,6.1.1 ROM (Read-Only Memory),6.1.2 随机存取存储器 (RAM),6.2 可编程逻辑器件（PLD),6.2.1 可编程阵列逻辑(PAL),6.2.2 通用阵列逻辑(GAL),6.2.3 PLD的开发过程,6.3 VHDL语言,回目录,上一页,6.3.1 VHDL基本结构与语法,6.3.1.1 VHDL的组成,6.3.1.2 实体（Entity),6.3.1.3 结构体 (Architecture),6.3.1.4 程序包 (Package) 与 USE 语句,6.3.1.5 库 (Library),6.3.1.6 VHDL运算符,6.3.1.7 数据对象,6.3.1.8 VHDL常用语句,下一页,6.3.1.9 元件及元件例化,6.3.1.10 配置 (configuration),6.3.1.11 子程序,6.3.1.12 其他：属性、时钟的表示,6.3.1.13 VHDL的模板,6.3.1.14 常见错误,6.3.1.15 保留字,上一页,下一页,回首页,第七章. 脉冲信号的产生与整形,7.1 555集成定时器,7.1.1 5G555定时器的电路结构,7.1.2 定时器的逻辑功能,7.2 施密特触发器,7.2.1 用555定时器构成施密特触发器,7.2.2 集成施密特触发器,7.2.3 施密特触发器的应用,7.3 单稳态触发器,7.3.1 由555定时器构成的单稳态触发器,7.3.2 用施密特触发器构成单稳态触发器,