数字电路组合逻辑电路中的竞争与冒险.ppt_第1页
数字电路组合逻辑电路中的竞争与冒险.ppt_第2页
数字电路组合逻辑电路中的竞争与冒险.ppt_第3页
数字电路组合逻辑电路中的竞争与冒险.ppt_第4页
数字电路组合逻辑电路中的竞争与冒险.ppt_第5页
已阅读5页，还剩13页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1,4.5 组合逻辑电路中的竞争冒险,4.5.1 竞争冒险现象及其原因,4.5.2 逻辑冒险的检查和消除,4.5.3 功能冒险的消除,2,4.5.1 竞争冒险现象及其原因,竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象;,如门的延迟时间为0，则输出 F恒为逻辑0。,冒险：由于竞争而引起电路输出发生瞬间错误。表现为输出端出现了原设计中没有的窄脉冲（毛刺）。,3,4,信号经过任何逻辑门电路时都会有一定的延迟,所以如果信号从输入到输出的过程中，在不同通路上经过的门的级数不同，或者各个门电路平均延迟时间不同，就存在着竞争，并可能出现冒险。,竞争冒险就是因信号传输延迟时间不同，而引起输出逻辑错误的现象。,4.5.1 竞争冒险的现象及其原因,5,6,4.5.2 逻辑冒险的检查与消除方法,逻辑冒险是指只有一个输入逻辑变量发生变化所产生的冒险,代数法检查 检查表达式是否可在一定条件下成为 卡诺图检查 观察是否存在“相切”的卡诺圈 画卡诺图，并按原表达式形式画出合并圈 观察两个合并圈之间是否有相邻最小项（相切）,7,逻辑冒险,解：变量A和C具备竞争的条件, 应分别进行检查。, 检查C：, C发生变化时不会产生险象.,4.5.2 逻辑冒险的检查与消除方法,8, 检查A：, 当B=C=1时, A的变化可能使电路产生险象.,4.5.2 逻辑冒险的检查与消除方法,9,因此当BD=1，C0时，电路可能由于A的变化而产生险象。,4.5.2 逻辑冒险的检查与消除方法,10,4.5.2 逻辑冒险的检查与消除方法,增加冗余项 代数法 卡诺图 增加惯性延时电路 用选通脉冲（时间门）取样,11,代数法消除逻辑冒险,例：原电路对应的函数表达式为,根据公式 增加冗余项BC，有,12,消除逻辑冒险后的电路,13,用卡诺图消除逻辑冒险,卡诺图中增加冗余圈以消除“相切”,00 01 11 10,00 01 11 10,AB,CD,1,1,1,1,1,1,0,1,0,0,0,1,0,0,0,0,14,增加乘积(冗余)项,消除了C跳变时对输出状态的影响，从而消除了冒险。,当A= B = 1时，,1,1,G5输出为1，,G4输出亦为1 ；,15,用惯性延时电路消除逻辑冒险,在电路的输出端连接一个惯性延时环节，通常是RC滤波器。,电容器容量为420pF之间,16,4.5.3 功能冒险的消除方法,1. 惯性延迟,输出端电容器致使输出波形上升沿和下降沿变化变慢，可对于很窄的负跳变脉冲起到平滑的作用，但也降低了电路工作速度,2. 时间门选通,17,本章小结,组合电路 设计 分析 冒险 常用中规模组件 编码器 译码器 运算电路：加法器 比较器 数据选择器,18,补充题： 应用74L
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论