课件:第九章后端工艺.ppt_第1页
课件:第九章后端工艺.ppt_第2页
课件:第九章后端工艺.ppt_第3页
课件:第九章后端工艺.ppt_第4页
课件:第九章后端工艺.ppt_第5页
已阅读5页,还剩46页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第九章 后端工艺,集成电路工艺原理,第九章 后端工艺 BACKEND TECHNOLOGY,9.1 引言 9.2 接触 9.3 互连和通孔 9.4 介质,第九章 后端工艺,集成电路工艺原理,Backend technology: fabrication of interconnects and the dielectrics that electrically and physically separate them.,后端工艺技术 : 互连和介质,第九章 后端工艺,集成电路工艺原理,早期的IC结构较现在的要简单的多,多层金属互连增加了电路功能并使速度加快,Local interconnects (polysilicon, silicides, TiN) versus global interconnects (usually Al).,第九章 后端工艺,集成电路工艺原理, Backend processing is becoming more important. Larger fraction of total structure and processing. Starting to dominate total speed of circuit.,第九章 后端工艺,集成电路工艺原理,Intel 奔腾 III Merced (1999) 6层金属互连,0.18m工艺,集成晶体管数2500万个,连线总长度达5km,第九章 后端工艺,集成电路工艺原理,电路特征尺寸不断缩小 芯片引线数急剧增加 芯片内部连线长度迅速上升 金属布线层数不断增加,第九章 后端工艺,集成电路工艺原理,互连以及门的延迟和芯片面积的关系,电路特征尺寸不断缩小,芯片面积变大 均使互连线延迟时间增加,第九章 后端工艺,集成电路工艺原理,随着集成电路特征长度不断减少 互连延迟超过了器件门延迟,第九章 后端工艺,集成电路工艺原理,第九章 后端工艺,集成电路工艺原理,可以简单估计互连引起的延迟时间,由于多层布线引起的延迟(上升时间)可估计为:,这里Kox是氧化层的介电常数,KI和边缘场有关, 是互连线的电阻率,R是传输线的电阻,C是与传输线相关连的所有电容之和,第九章 后端工艺,集成电路工艺原理,对IC金属化系统的主要要求,(1) 低阻互连 (2) 金属和半导体形成低阻接触 (3) 与下面的氧化层或其它介质层的粘附性好 (4) 对台阶的覆盖好 (5) 结构稳定,不发生电迁移及腐蚀现象 (6) 易刻蚀 (7) 制备工艺简单,第九章 后端工艺,集成电路工艺原理,第九章 后端工艺 BACKEND TECHNOLOGY,9.1 引言 9.2 接触 9.3 互连和通孔 9.4 介质,第九章 后端工艺,集成电路工艺原理,接触,Early structures were simple Al/Si contacts.,早期结构是简单的AL/Si接触,第九章 后端工艺,集成电路工艺原理,为什么早期纯铝作为接触和互连线? 电阻率低 和硅和氧化硅的黏附性好 和重掺杂硅有良好的电接触 在退火过程,对消除SiSiO2界面陷阱有促进作用,第九章 后端工艺,集成电路工艺原理,第九章 后端工艺,集成电路工艺原理,特征电阻 Rc,衡量欧姆接触质量的参数是特征电阻Rc 定义:零偏压下的电流密度对电压偏微商的倒数,比接触电阻的单位 : 欧姆.cm2 接触电阻 R=Rc/S,第九章 后端工艺,集成电路工艺原理,金属化层和硅衬底的接触,既可以形成整流接触, 也可以形成欧姆接触,主要取决于半导体的掺杂 浓度及金半接触的势垒高度,第九章 后端工艺,集成电路工艺原理,形成欧姆接触的方式,低势垒欧姆接触 一般金属和P型半导体 的接触势垒较低 高掺杂欧姆接触 高复合欧姆接触,Al/N-Si势垒高度 0.7eV 需高掺杂欧姆接触,Al/p-Si势垒高度 0.4eV,晶体缺陷和杂质在 半导体表面耗尽区起复合中心作用,第九章 后端工艺,集成电路工艺原理,铝和硅接触的问题- “spiking“ problems,硅不均匀溶解到Al中,并向Al中扩散, 形成孔洞 ,Al填充到孔洞,引起短路,因此结深大于23微米,是不能采用纯铝工艺,为了确保铝将Si表明的自然氧化层还原和铝和硅良好的物理 接触,要在450度和氢气中进行退火。然而在此温度,硅在铝中 的溶解度较大。,第九章 后端工艺,集成电路工艺原理,第九章 后端工艺,集成电路工艺原理,解决spiking问题的方法: 广泛采用的方法是在Al中掺入1-2% Si以满足溶解性,然而 当冷却时,会有硅的分凝并会增加rc 方法1:TiSi2/TiN结构 较好的方法是采用阻挡层, Ti 或 TiSi2有好的接触和黏附性, TiN 可作为阻挡层,第九章 后端工艺,集成电路工艺原理,解决Al Spike的问题,方法2 利用扩散阻挡层( Diffusion Barrier ) 常用扩散阻挡层:TiN, TiW, stable up to 500C,目前常用TiN淀积在 Ti上的双层结构,Ti和Si 形成TiSi2,接触好,而 TiN电阻率小,但接触 电阻较大。,第九章 后端工艺,集成电路工艺原理,第九章 后端工艺,集成电路工艺原理,第九章 后端工艺 BACKEND TECHNOLOGY,9.1 引言 9.2 接触 9.3 互连和通孔 9.4 介质,第九章 后端工艺,集成电路工艺原理,互连材料的选择,1) 导电率高 2) 容易与P型和n型形成低阻欧姆接触 3) 与SiO2等介质粘附性好 4) 易于制备成薄膜 5) 易刻蚀 6) 易键合,2019/8/23,26,可编辑,第九章 后端工艺,集成电路工艺原理,Al是主要的互连材料,- low resistivity 低电阻率 - adheres well to Si and SiO2 对硅和氧化硅黏附性好 - can reduce other oxides 可还原成氧化物 can be etched and deposited using reasonable techniques 易于制备和刻蚀,第九章 后端工艺,集成电路工艺原理,纯Al金属化系统的不足:,熔点较低和较软 问题之一: 需熔点较高的材料作为 栅电极( 自对准工艺)和局部互连线掺杂多晶硅,第九章 后端工艺,集成电路工艺原理,问题之二: 容易在Al中形成小丘和孔洞 由于Al中的应力和扩散造成,Heating places Al under compression causing hillocks. Cooling back down can place Al under tension voids.,第九章 后端工艺,集成电路工艺原理,Adding few % Cu stabilizes grain boundaries and minimizes hillock formation.,解决方法:加入少量的Cu稳定晶界和减少小丘的形成,第九章 后端工艺,集成电路工艺原理, 当直流电流流过金属薄膜时,导电电子与金属离子将发生动量交换,使金属离子沿电子流的方向迁移,这种现象称为金属电迁移 电迁移会使金属离子在阳极端堆积,形成小丘或晶须,造成电极间短路,在阴极端由于金属空位的积聚而形成空洞,导致电路开路,问题之三:大电流密度(0.1-0.5MA/cm2)下,有 显著的电迁移现象,第九章 后端工艺,集成电路工艺原理,铝的电迁移,第九章 后端工艺,集成电路工艺原理,金属化层因电迁移引起的平均失效时间MTF,式中 A 金属条横截面积 (cm2) J 电流密度 (A/cm2) 金属离子激活能 (ev) k 玻尔兹曼常数 T 绝对温度 C 与金属条形状、结构有关的常数,第九章 后端工艺,集成电路工艺原理,解决电迁移现象的方法, 在Al中加入 Cu (0.5-4 weight %) 可以消除电迁移 通常在Al中加入 1-2 wt % Si 和0.5-4 wt % Cu.,第九章 后端工艺,集成电路工艺原理,进一步的发展是采用其他低电阻率材料作为局部互连, 如采用TiN 和 硅化物 ,silicides.,图中硅化物TiSi2可用于; 作为多晶硅栅上的连线 作为和pn结的连线 局部互连线,第九章 后端工艺,集成电路工艺原理,Spacer,第九章 后端工艺,集成电路工艺原理,Self-aligned silicide (“salicide”) process,自对准硅化物工艺 Salicide,第九章 后端工艺,集成电路工艺原理,有多种硅化物应用于集成电路工艺中,第九章 后端工艺,集成电路工艺原理,Multilevel metal interconnects posed new challenges.,多层金属互连问题面临新挑战,早期集成电路是二层金属结构(1970-1980) 当金属互连层增加,不平整的形貌将会使 光刻、淀积和填充等成为严重问题,降低台阶高度,获得平坦形貌的工艺称平坦化工艺,第九章 后端工艺,集成电路工艺原理,Demonstration of Degree of Planarization,平坦化 程度定义,平坦化是第一个问题如何解决下节讨论,第九章 后端工艺,集成电路工艺原理,Al的电迁移仍然是个问题,解决方法:在Al的上、下,甚至中间加入分流金属层,如Ti,Ti-W,TiN和TiSi等。 分流层在多层布线中机械性能好且它的黏附性好,也是好的阻挡层。,电迁移是第二个问题,第九章 后端工艺,集成电路工艺原理,目前集成电路多层布线技术中采用了上述工艺,第九章 后端工艺,集成电路工艺原理,第九章 后端工艺 BACKEND TECHNOLOGY,9.1 引言 9.2 接触 9.3 互连和通孔 9.4 介质,第九章 后端工艺,集成电路工艺原理,Dielectrics,介质,Dielectrics electrically and physically separate interconnects from each other and from active regions.,第九章 后端工艺,集成电路工艺原理,Two types: - First level dielectric - Intermetal dielectric (IMD),第九章 后端工艺,集成电路工艺原理, First level dielectric is usually SiO2 “doped” with P or B or both (2-8 wt. %) to enhance reflow properties. PSG: phosphosilicate glass, reflows at 950-1100C BPSG: borophosphosilicate glass, reflows at 800C.,SEM image of BPSG oxide layer after 800C reflow step, showing smooth topography over step.,第九章 后端工艺,集成电路工艺原理,Undoped SiO2 often used above and below PSG or BPSG to prevent corrosion of Al .,第九章 后端工艺,集成电路工艺原理,介质层(inter-metal dielect

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论