SOPC_1_概述ppt课件

.,SOPC技术,四川师范大学成都学院简磊Telmail:jian_lei,.,参考资料,SOPC技术实用教程清华大学出版社潘松等编著挑战SOC基于Nios的SOPC设计与实践清华大学出版社彭澄廉等编著SOPC设计基础与实践西安电子科技大学出版社王建校等编著,.,第一章概述,.,主要内容,SOC单片系统SOPC及其技术基于FPGA和SOPC技术的处理器基于FPGA和SOPC技术的DSP,.,单片机与SOPC,.,单片机,MCU，即微控制器，类似于单片机。单片机=MCU+集成了的功能模块+各种接口。单片机的开发，都是基于已经存在的系统架构，应用者要做的就是开发软件程序和添加外部设备。,.,PIC16F873结构图,.,EDA,EDA，电子设计自动化，一种设计方法（技术）。EDA，可以集成各种功能模块，每一种功能都是由硬件描述语言设计程序，然后在PLD内由电路实现的；EDA，利用芯片的一部分资源去实现某种传统的功能。这种功能是没有限定的，可以是存储器，当然也可以是处理器。,.,1.1SOC单片系统,.,名词解释,IC（IntegratedCircuit）是半导体元件产品的统称，包括：集成电路、三极管和特殊电子元件等。ASIC（ApplicationSpecificIntegratedCircuit）是指为特定用户、某种专门或特殊用途而设计的芯片。EDA（ElectronicDesignAutomation）是基于PLD，以HDL为描述方式，利用计算机技术和EDA工具，实现电子设计自动化。,.,名词解释,SOC(SystemonChip)SOPC(SystemonProgrammableChip)广义而言，SOC指在单片上集成系统级多元化的大规模功能模块，从而构成一个能够处理各种信息的集成系统。狭义而言，SOC是一种结合了许多功能模块和微处理器核心的单芯片电路系统。,.,名词解释,SOC和SOPC是以IP为基础的，以HDL为主要设计手段，借助于计算机为平台的EDA工具进行的，面向单片系统级专用集成电路设计的计算机技术。SOPC是以FPGA为物理载体的系统芯片的设计；SOC是以ASIC为物理载体的系统芯片的设计。,.,SOC/SOPC,SOC，硬件调试成功后直接投片生产成“固定结构的芯片”。SOPC，“用FPGA做为最终实现”的，可以随时进行硬件升级与调试的SOC。所以说SOPC是SOC的一种解决方案。,.,1.2SOPC及其技术,.,3种SOC方案的比较,.,构成SOPC的3种方案,基于FPGA嵌入IP硬核的SOPC系统（即在FPGA中预先植入嵌入式系统处理器）基于FPGA嵌入IP软核的SOPC系统（即在FPGA中植入软核嵌入式系统处理器）基于HardCopy技术的SOPC系统（即将实现于FPGA上的SOPC系统直接向ASIC转化）,.,1.3基于FPGA和SOPC技术的处理器,.,Nios,Altera的Nios核是用户可随意配置和构建的32位/16位总线指令集和数据通道的嵌入式系统微处理器IP核。基于Nios的SOPC系统，可以定制指令为嵌入式处理器配置专用的硬件加速器；还可以利用FPGA的可重配置的特性，在不同的时间内针对不同的处理目标，配置含相应加速器的嵌入式系统。,.,1.4基于FPGA和SOPC技术的DSP,.,DSPBuilder,DSPBuilder是Altera推出的面向DSP开发的系统级工具。基于SOPC的DSP实现方案有两种：1、纯硬件的方案。利用MatlabDSPBuilderQuartus的开发流程直接实现；2、软硬结合的方案。根据待实现的DSP算法的特征，为Nios处理器设计自定制指令的硬件加速器接口模块然后生成能够完成DSP功能的Nios处理器及对应接口系统最终DSP功能实现是通过软件完成的。,.,DSPBuilder设计流程,.,信号发生器的设计,.,设计要求,能输出一定频率的正弦波信号；,.,方案一:（专用芯片）,MAX038是MAXIM公司生产的一个只需要很少外部元件的精密高频波形产生器，他能产生准确的高频正弦波、三角波、方波。输出频率和占空比可以通过调整电流、电压或电阻来分别地控制。所需的输出波形可由在A0和A1输入端设置适当的代码来选择。,.,方案一：,.,方案二：（锁相环）,采用锁相环式频率合成器。利用锁相环，将压控振荡器的输出频率锁定在所需频率上。这种频率合成器具有很好的窄带跟踪特性，可以很好地选择所需频率信号，抑制杂散分量，并且避免了大量的滤波器，有利于集成化和小型化。但由于锁相环本身是一个惰性环节，锁定时间较长，故频率转换时间较长。而且，由模拟方法合成的正弦波的参数，如幅度、频率和相位都很难控制。,.,方案二：,.,方案三：（DDS）,采用直接数字式频率合成器。用RAM存储所需小型的量化数据，按照不同频率要求以频率控制字K为步进对相位增量进行累加，以累加相位值作为地址码读取存放在存储器内的波形数据，经D/A转换和幅度控制，再滤波即可得所需波形。DDS具有相对带宽很宽，频率转换时间短，频率分辩率可以做到很高。并且大量控制逻辑集成在FPGA中既减少了大量硬件连线，又降低了干扰，系统实现方便，性能稳定。,.,方案三：,.,基于FPGA的DDS实现信号发生器设计,.,方案的实施,程序参见EDA教材P195页;设计的进一步发挥,参见EDA教材的P338页;波形数据生成文件