外文翻译--模拟波形数字频率合成 中文版.doc_第1页
外文翻译--模拟波形数字频率合成 中文版.doc_第2页
外文翻译--模拟波形数字频率合成 中文版.doc_第3页
外文翻译--模拟波形数字频率合成 中文版.doc_第4页
外文翻译--模拟波形数字频率合成 中文版.doc_第5页
已阅读5页,还剩6页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

附录C英文翻译模拟波形数字频率合成本文出处:/library/analogDialogue/archives/38-08/dds.html模拟波形,通常是正弦波所产生一个随时间变化的信号以数字形式,然后执行数字到模拟的转换。由于存储在DDS的设备主要是数字量,它可以提供快速的输出频率之间切换,精细的频率分辨率,并有广泛的频率测量。高超的设计和工艺技术,今天的DDS的设备是非常紧凑和小巧的机器。为什么要使用直接数字频率合成器(DDS)?是不是还有其他的方法很容易产生频率?对一些行业来说,能够准确产生波形和控制不同的频率和幅值已成为一个关键的要求。是否提供来源灵活的的低相位噪声可变频率杂散性能良好的通讯,或只是产生一种频率来检测工业或生物医学测试设备的仪器。那么,方便、紧凑、成本低,是重要的设计考虑。从(PLL)的为基础的技术非常高的频率合成技术,以动态规划的数字模拟转换器(DAC)输出端产生任意波形较低的频率。但是DDS技术迅速发展,也受到了解决频率(或波形)一代要求在通信和工业应用要求,因为单芯片IC器件可以产生可编程模拟输出简单、高分辨率和准确性波形。此外,在不断改进工艺技术和设计,制造成本和能耗水平,以前技术水平低。举例来说,AD9833的直接数字频率合成器为基础的可编程波形发生器(图1),工作在5.5V提供了一个25MHz的时钟,消耗了最大功率为30毫瓦。图1.该AD9833-1芯片波形发生器。有哪些主要好处使用频率?直接数字频率合成器等设备的AD9833都可通过高速串行外设接口(SPI),并只需要一个外部时钟生成简单的正弦波。DDS的设备,现已能产生频率小于1,频率高达400MHz(基于1-GHz的时钟)的信号。他们的好处是低功耗,低成本,单一小型封装,加上其固有的优良的性能,并能够进行数字化程序(和改编)输出波形,使DDS的设备非常有吸引力的解决方案。什么样的产出可以产生与一个典型的DDS的设备?DDS的设备不仅限于纯粹的正弦波输出。也显示了方波,三角波(图2),从一个AD9833输出正弦波。图2.方波,三角波,正弦波如何DDS的设备产生一个正弦波?下面列出的内部电路的DDS的设备:其主要组成部分是一个阶段累加器,逐步向振幅换(通常是正弦波查找表)和数模转换器。这些模块的代表图如图3。图3.组成直接数字频率合成器的模块。在某一频率下产生一个正弦波,频率取决于两个变量,参考时钟频率和二进制数编程到频率寄存器时间。转换的二进制数的频率登记册提供的主要投入到累加器中。如果使用正弦查表,则存储部分计算一个阶段并查找表地址,它产出的数字值振幅对应于正弦波的相位角,反过来,这个数字转换为相应的模拟电压或电流,在生成一个固定频率正弦波,频率不断增加(相增量,这是确定的二进制数)被添加到每个阶段累加器时钟周期越大。如果相增量大,地址将很快通过正弦查找表,从而产生高频正弦波。如果相增量小,相位累加器将采取更多的步骤,因此产生了慢波形。你是怎么理解一个完整的DDS的?集成了D/A转换器和频率到一个单一的芯片通常被称为一个完整的DDS的解决方案,所有产品都是ADI公司DDS的设备。让我们谈一些关于阶段累加器。它是如何工作的?连续正弦信号有重复角阶段范围从0到2。数字执行没有什么不同。系统执行功能允许阶段性执行部分作为一个阶段的车轮在DDS的执行。要理解这一基本功能,形象化正弦波振荡作为载体旋转围绕阶段循环(见图4)图4.数字相轮。每一个指定点的相轮相当于相当于点为一个周期的正弦波。为载体周围旋转的车轮,可视化的正弦波的角度产生相应的输出正弦波。一个革命的载体周围相轮,以恒定的速度,结果在一个完整周期的输出正弦波。相位累加器提供了同样距离的角值随载体的线性旋转车轮的阶段。的内容相累加器对应的周期点的输出正弦波。相位累加器实际上是一个模物计数器递增其储存数量每次收到一个时钟脉冲。巨大的增量是由二进制编码输入文字(男)。这个词形式相步长之间的参考时钟更新,它有效地集多少分左右跳过相轮。较大规模的增长,更快的阶段累加器溢出,并完成其相当于正弦波周期。在一些离散阶段分载于车轮所确定的解决阶段累加器(N)的,它决定了调整的DDS的决议。对于一个n=28位相位累加器,一支M价值0000.0001会导致相位累加器溢出后228参考时钟周期(增量)。如果M值更改为0111.1111年,该阶段将蓄电池溢出后只有2参考时钟周期(所需的最低限度的奈奎斯特)。这种关系是在调整的基本方程的DDS的架构。2OUTnMfcf其中:fOUT=输出频率的频率M=二进制数fc=内部参考时钟频率(系统时钟)n=每组长度阶段累加器改变值的M导致立即和相位连续变化的输出频率。无环沉降时间是发生的情况一样锁相环。作为输出频率的增加,每个周期的数量减少。由于抽样理论告诉我们,至少有两个样品每个周期都需要重建输出波形,最高基本输出频率的频率是幅值/2。然而,实际应用中,输出频率是有限的,以小于一定程度,为了提高质量,则允许重建波形过滤的输出。当产生一个恒定频率,而发

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论