锁存器和触发器PPT课件

1、学习要点：学习要点：锁存器和触发器的锁存器和触发器的逻辑功能和触逻辑功能和触发方式发方式锁存器和锁存器和触发器触发器的使用的使用锁存器和触发器是构成时序逻辑电路的两种基本逻辑部件。 有两个稳定的状态：0状态和1状态； 在不同的输入情况下，它可以被置成0态或1态； 当输入信号消失后，所置成的状态可保持不变。互补信号输出端，互补信号输出端， 称称0状态，状态， 称称0状态状态1, 0 qq0q互补信号输出端，互补信号输出端， 称称1状态，状态， 称称1状态状态0, 1qq1 q（1）次态不仅与输入信号状态有关，而且与电）次态不仅与输入信号状态有关，而且与电路的现态有关。路的现态有关。（2）电路具有

2、两个稳定状态，在无外来触发信）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变。号作用时，电路将保持原状态不变。（3）在外加触发信号有效时，电路可以触发翻）在外加触发信号有效时，电路可以触发翻转，实现置转，实现置0或置或置1。（4）在稳定状态下两个输出端的状态和必须是）在稳定状态下两个输出端的状态和必须是互补关系，即有约束条件。互补关系，即有约束条件。双稳态电路的特点5.1 双稳态存储单元电路双稳态存储单元电路两个非门交叉耦合则构成两个非门交叉耦合则构成最基本的双稳态电路。最基本的双稳态电路。该电路有两个可以保持的稳定状态，可用于记该电路有两个可以保持的稳定状态，可用于记忆一

3、位二进制数据。忆一位二进制数据。若该电路的两个非门改为与非门或者或非门，并若该电路的两个非门改为与非门或者或非门，并从其中一个门输入相应信号，则可改变输出。从其中一个门输入相应信号，则可改变输出。5.2 锁存器锁存器锁存器是一种对脉冲锁存器是一种对脉冲电平电平敏感的存储单元电路。敏感的存储单元电路。可以在特定输入脉冲可以在特定输入脉冲电平电平的作用下改变状态。的作用下改变状态。5.2.1 sr锁存器锁存器sr1qq1 qsqqrq1. 或非门构成基本或非门构成基本sr锁存器锁存器r=1、s=0时：时： 不论不论锁存锁存器原来处器原来处于什么状态都将变成于什么状态都将变成0状状态，这种情况称将触

4、发态，这种情况称将触发器置器置0或复位。或复位。r=0、s=1时：时： 不论不论锁存锁存器原来处于什器原来处于什么状态都将变成么状态都将变成1状态，这种状态，这种情况称将触发器置情况称将触发器置1或置位。或置位。r=0、s=0时：时： 锁存锁存器保持原有状态不变，即原来的状态被器保持原有状态不变，即原来的状态被锁存锁存器存储起来，这体现了器存储起来，这体现了锁存锁存器具有记忆能力。器具有记忆能力。置置1端端置置0端端 基本基本sr锁存器的触发信号是加在锁存器的触发信号是加在r、s端的端的高低电平，是一种高低电平，是一种电平控制存储单元电路电平控制存储单元电路。rsq00不变01110011不定

5、r=1、s=1时：时： 两个输出都为两个输出都为0，不符，不符合触发器的逻辑关系。合触发器的逻辑关系。禁止出现禁止出现基本基本sr锁存器的约束条件锁存器的约束条件rs=0 并且由于或非门延迟时间不可能完并且由于或非门延迟时间不可能完全相等，在两输入端的全相等，在两输入端的0同时撤除后，同时撤除后，将不能确定触发器是处于将不能确定触发器是处于1状态还是状态还是0状状态。态。2.与非门构成基本与非门构成基本sr锁存器（基本锁存器（基本sr锁存器）锁存器）电电路路组组成成和和逻逻辑辑符符号号信号输入端，低电平有效。信号输入端，低电平有效。互补信号输出端，互补信号输出端， 称称0状态，状态， 称称1状

6、态状态1, 0 qq1 q要求：两者状态要求：两者状态保持相反保持相反(b) 逻辑符号逻辑符号srqqqsq qrq 工作原理 不论不论锁存锁存器原来处器原来处于什么状态都将变成于什么状态都将变成0状状态，这种情况称将态，这种情况称将锁存锁存置置0或复位。或复位。 不论不论锁存锁存器原来处于什器原来处于什么状态都将变成么状态都将变成1状态，这种状态，这种情况称将情况称将锁存锁存器置器置1或置位。或置位。置置1端端置置0端端rsq00不定01010111不变r=0、s=1时：时：r=1、s=0时：时：禁止出现禁止出现工作原理锁存锁存器保持原有状态不变，器保持原有状态不变，即原来的状态被触发器存即

7、原来的状态被触发器存储起来，这体现了储起来，这体现了锁存锁存器器具有记忆能力。具有记忆能力。 两个输出都为两个输出都为1，不符，不符合合锁存锁存器的逻辑关系。器的逻辑关系。 并且由于与非门延迟时间不可能完全相等，在两输入端并且由于与非门延迟时间不可能完全相等，在两输入端的的0同时撤除后，将不能确定同时撤除后，将不能确定锁存锁存器是处于器是处于1状态还是状态还是0状态。状态。qsq qrq rsq00不定01010111不变r=1、s=1时：时：r=0、s=0时：时：基本基本rs锁存锁存器的约束条件器的约束条件r+s=1有关sr锁存器的说明：q：输出端，表示触发器状态：输出端，表示触发器状态q：

8、互补输出端，与：互补输出端，与q状态相反状态相反s（ ）：直接置位端：直接置位端setr（ ）：直接复位端：直接复位端reset触发器处于触发器处于1态，表示此时触发器的态，表示此时触发器的q=1、q=0置位：使触发器处于置位：使触发器处于1态态复位：使触发器处于复位：使触发器处于0态态图形符号中，输入端靠近方框处的小圆圈表示输入图形符号中，输入端靠近方框处的小圆圈表示输入信号负脉冲（负电平）有效。信号负脉冲（负电平）有效。srqq由输入信号直接决定锁存器的状态由输入信号直接决定锁存器的状态.sr反映了触发器输入信号取值和状态反映了触发器输入信号取值和状态之间对应关系之间对应关系波形图rsq置

9、置1置置0置置1置置1置置1保持保持不允许不允许qsrqq注：书上是输入高电平有效的注：书上是输入高电平有效的sr锁存器图锁存器图11sr&qq qrqqsqrsq00不变01110011不定3. 与非门构成高电平有效基本rs触发器4.基本基本sr锁存器的应用举例锁存器的应用举例例例 运用基本运用基本sr锁存器，消除机械开关振动引起的脉冲。锁存器，消除机械开关振动引起的脉冲。图5.1.2 机械开关的工作情况5vr1ksvo（a ） 机械开关的接通（b） 对电压波形的影响&q&q1k5v5vasb（a ） 电路（b） 电压波形图5.1.3 利用基本s r锁存器消除机械开关

10、振动的影响解：机械开关接通时，由解：机械开关接通时，由于振动会使电压或电流波于振动会使电压或电流波形产生形产生“毛刺毛刺”，如图，如图5.1.2所示。所示。 利用基本利用基本sr锁存器的锁存器的记忆作用可以消除上述记忆作用可以消除上述开关振动所产生的影响，开关振动所产生的影响，开关与基本开关与基本sr锁存器的锁存器的连接方法如图连接方法如图5.1.3所示。所示。基本sr锁存器的特点1. 基本基本 sr锁存器锁存器具有置位、复位和保持（记忆）具有置位、复位和保持（记忆）的功能；的功能；2. 基本基本 sr锁存器锁存器的触发信号是电平有效，属于电的触发信号是电平有效，属于电平触发方式；平触发方式；

11、3. 基本基本 sr锁存器锁存器存在约束条件（存在约束条件（rs=0），由于两），由于两个与非门（或非门）的延迟时间无法确定；当个与非门（或非门）的延迟时间无法确定；当r=s=1时，将导致下一状态的不确定。时，将导致下一状态的不确定。4. 当输入信号发生变化时，输出即刻就会发生相应当输入信号发生变化时，输出即刻就会发生相应的变化，即抗干扰性较低。的变化，即抗干扰性较低。 5.逻辑门控逻辑门控sr锁存器锁存器锁存输入使能锁存输入使能e:只有只有e=1时时,输出端状态才能改变输出端状态才能改变电平触发电平触发 在在e=1时时,控制端控制端r、s的电平的电平(1或或0)发生变化时发生变化时,输出端状

12、态才改变输出端状态才改变波波形形图图（1）锁存输入使能）锁存输入使能e控制。在控制。在e1期间接收输入信号，期间接收输入信号，按基本按基本sr锁存器的逻辑功能进行状态翻转。锁存器的逻辑功能进行状态翻转。e0时状态时状态保持不变，保持不变，与基本与基本sr锁存器相比，对触发器状态的转变锁存器相比，对触发器状态的转变增加了增加了e控制。控制。（2）r、s之间有约束。不能允许出现之间有约束。不能允许出现r和和s同时为同时为1的情的情况，否则会使触发器处于不确定的状态。况，否则会使触发器处于不确定的状态。 e r s q q 不不变变不不变变不不变变不不变变不不变变不不变变置置1置置0置置1置置0不不

13、变变主要特点5.2.2 d锁存器锁存器1.门控门控d锁存器锁存器sr锁存器的锁存器的r、s之间有约束，使用起来不便。之间有约束，使用起来不便。去掉约束，引入去掉约束，引入d锁存器锁存器逻辑功能：逻辑功能：e=0时，保持时，保持e=1时，时，d=0，置，置0， d=1，置，置1。例：画门控例：画门控d锁存器输出波形锁存器输出波形2.传输门传输门d锁存器锁存器3.典型集成电路典型集成电路八八d锁存器锁存器74hc/hct373 5.3触发器的电路结构和工作原理触发器的电路结构和工作原理锁存器是一种对脉冲锁存器是一种对脉冲电平电平敏感的存储单元电路。敏感的存储单元电路。可以在特定输入脉冲可以在特定输

14、入脉冲电平电平的作用下改变状态。的作用下改变状态。触发器是一种对脉冲触发器是一种对脉冲边沿边沿敏感的存储单元电路。敏感的存储单元电路。只在作为触发信号的时钟脉冲只在作为触发信号的时钟脉冲上升沿或下降沿上升沿或下降沿的作用瞬间才改变状态。的作用瞬间才改变状态。cp: 时钟脉冲时钟脉冲(clock pulse) 按其按其结构结构rs触发器触发器jk触发器触发器d触发器触发器t触发器触发器主从型触发器主从型触发器维持阻塞触发器维持阻塞触发器传输延迟触发器传输延迟触发器按其按其逻辑逻辑功能功能触发器的分类不同触发器对脉冲敏感边沿不同：上升沿触发，下降沿触发不同触发器对脉冲敏感边沿不同：上升沿触发，下降

15、沿触发使用使用ff,根据触发特点，按逻辑功能使用。根据触发特点，按逻辑功能使用。5.3.1 主从触发器主从触发器 主从触发器由两级锁存器构成，其中一级接受输入信主从触发器由两级锁存器构成，其中一级接受输入信号，其状态直接由输入信号决定，称为主锁存器，还有一号，其状态直接由输入信号决定，称为主锁存器，还有一级的输入与主锁存器的输出连接，其状态由主锁存器的状级的输入与主锁存器的输出连接，其状态由主锁存器的状态决定，称为从锁存器。态决定，称为从锁存器。 cp上升沿到来时，主上升沿到来时，主锁锁存存器进入保持状态，在器进入保持状态，在cp=0期间接收的内容被存储起来。期间接收的内容被存储起来。 同时，

16、从同时，从锁存锁存器接收输器接收输入，即主入，即主锁存锁存器将其接收的器将其接收的内容送入从内容送入从锁存锁存器，输出端器，输出端随之改变状态。随之改变状态。 在在cp=1期间，由于主期间，由于主锁锁存存器保持状态不变，因此受器保持状态不变，因此受其控制的从其控制的从锁存锁存器的状态也器的状态也即即q、q的值当然不可能改变。的值当然不可能改变。主从型主从型d触发器触发器,cp上升沿到来时有效上升沿到来时有效由由两级锁存器两级锁存器串联而成；两个串联而成；两个锁存锁存器器的的锁存输入使能锁存输入使能端通过一个非门端通过一个非门相连。相连。现态现态qn：触发器接收输入信号之前的状态，也就是触发器触

17、发器接收输入信号之前的状态，也就是触发器原来的稳定状态。原来的稳定状态。次态次态qn+1：触发器接收输入信号之后所处的新的稳定状态。触发器接收输入信号之后所处的新的稳定状态。特性方程特性方程:次态（次态（qn+1）与输入信号及现态（）与输入信号及现态（qn）关系的逻辑）关系的逻辑函数表达式。函数表达式。qn+1=d主从型主从型d触发器触发器例：画波形74hc/74hct74就是按上述原理构成的双就是按上述原理构成的双d触发器。触发器。rd=0，直接置，直接置0sd=0，直接置，直接置1qn+1=dsd，直接置，直接置1端端rd，直接置，直接置0端端实际应用的触发器，常需异步（不受实际应用的触发

18、器，常需异步（不受cp控制）复位和置位，控制）复位和置位，5.3.2 维持阻塞触发器维持阻塞触发器1. 维持阻塞维持阻塞d触发器触发器&qqdcp&g5g6g3g4g1g2cpqd功能表功能表结构特征：结构特征：门门5门门6是输入控制，是输入控制，d在在cp控制下引入控制下引入 门门3门门4。门门1门门2组成基本触发器。组成基本触发器。工作原理&qqdcp&g5g6g3g4g1g2(1) cp=0时，时，g3、g4输出为输出为1，触发器维持原态。此时，触发器维持原态。此时，dqdq 65 触发器翻转触发器翻转(2) cp，g3,、 g4打开，打开，dqdq 43

19、 0) 0 1,( 0 0 0,( qsdqrddq，即即），即即(3) cp=1，输入信号被封锁，输入信号被封锁&qqdcp&g5g6g3g4g1g2工作原理cp时时图中兰线维持图中兰线维持g4输出为输出为0; g4输出和输出和g3相连，阻塞输相连，阻塞输入入d的变化对的变化对g3影响，维持影响，维持g3输出为输出为1。此时即使。此时即使d变化，也会保持维持变化，也会保持维持g3输出为输出为1。因此，兰线称为。因此，兰线称为“维持维持1、阻塞、阻塞0”线。线。g5输出为输出为0，则，则g6输出为输出为1，所以，所以g4输出变为输出变为0，g3则因输入有则因输入有0而而为为1。

20、触发器输出为。触发器输出为1态。态。100100101&qqdcp&g5g6g3g4g1g2工作原理g5输出为输出为1，则，则g6输出为输出为0，所，所以以g4输出仍为输出仍为1，g3则因输入全则因输入全1而变为而变为0。触发器输出为。触发器输出为0态。态。cp时时011011010图中兰线维持图中兰线维持g3输出为输出为0；g5、g4输出接输出接g6输入，使输入，使g6输出输出0，维持，维持g4输出为输出为1。此时即使。此时即使d变化，也会保持维变化，也会保持维持持g4输出为输出为1。因此，兰线称。因此，兰线称“维持维持0、阻塞、阻塞1”线。线。维持阻塞维持阻塞d触发器触发器

21、qn+1=dd触发器触发器,cp上升沿到来时有效上升沿到来时有效实际应用的触发器，常需异步复位和置位，实际应用的触发器，常需异步复位和置位，rd=0，直接置，直接置0sd=0，直接置，直接置1qn+1=dsd，直接置，直接置1端端rd，直接置，直接置0端端74ls74或或74f74就是按上述原理构成的维持阻塞双就是按上述原理构成的维持阻塞双d触发器。触发器。d触发器的直接(异步)置0，置1功能&qqdcp&g5g6g3g4g1g2sdrdcp0期间期间, rd=0都可以都可以作用到基本触发器，直接作用到基本触发器，直接影响影响q输出为输出为0，rd撤销撤销后也能维持状态。后也能

22、维持状态。cp=1期间期间, rd=0,使使q=0;同时使同时使g5输出输出1，g4输出输出1，则则g3输出输出0，使，使q=0 。即使即使rd=0撤除，输出也保撤除，输出也保持不变持不变。sd也是同样考虑也是同样考虑,要接入要接入g2。5.3.3 利用传输延迟的触发器利用传输延迟的触发器(自学自学)74f112是利用传输延迟的是利用传输延迟的jk触发器触发器 触发器通常还有一个触发器通常还有一个触发控制脉冲触发控制脉冲，用于控，用于控制触发器状态发生改变的时刻，因此研究触发器制触发器状态发生改变的时刻，因此研究触发器应着重触发器的：应着重触发器的：逻辑功能逻辑功能触发方式触发方式5.4 触发

23、器的逻辑功能触发器的逻辑功能 触发器下一个输出状态（次态触发器下一个输出状态（次态qn+1）与输入信）与输入信号及现在输出状态（现态号及现在输出状态（现态qn）的关系。）的关系。1、特性表（状态转换真值表）、特性表（状态转换真值表）表明触发器下一个输出状态（次态表明触发器下一个输出状态（次态qn+1）与输入信）与输入信号及现在输出状态（现态号及现在输出状态（现态qn）关系的表格。）关系的表格。2、特性方程、特性方程由状态真值表写出的表明次态（由状态真值表写出的表明次态（qn+1）与输入信号及）与输入信号及现态（现态（qn）关系的逻辑函数表达式。）关系的逻辑函数表达式。3、状态（转换）图、状态（

24、转换）图用用表示状态表示状态“”和和“/”表示状态转换方向和输入表示状态转换方向和输入/输出取值关系的图输出取值关系的图形。形。4、时序图（波形图）、时序图（波形图）触发器逻辑功能的描述方式：5、逻辑符号、逻辑符号rs触发器触发器jk触发器触发器d触发器触发器t触发器触发器按其按其逻辑逻辑功能功能5.4.1 d触发器触发器功能：功能：1.逻辑符号d dq qn nq qn+1n+1说说 明明0 00 00 01 10 00 01 11 10 01 11 11 1输出状态与d端状态相同 d触发器的特征表dq1n3.特性方程：特性方程：2.特征表特征表4.状态图状态图d触发器的状态转换图5.4.2

25、 jk触发器触发器功能：功能：1.逻辑符号5.时序图时序图2.特性表jkqnqn+1功能0000保持qn+1=qn110100输出状态同j 状态101001输出状态同j 状态111101翻转qn+1=qn103.特性方程特性方程nnnqkqjq 1qn+1110100j00111kqn01001014.状态图10jk/1x/x0/0x/x1/cpjkq时时序序图图74f112是利用传输延迟的是利用传输延迟的jk触发器就是一下降沿触发触发器就是一下降沿触发的双的双jk触发器。触发器。t触发器的特性方程：t触发器的功能是触发器的功能是t为为1时，为计数时，为计数状态（翻转），状态（翻转），t为为0

26、时为保持状态。时为保持状态。t tq qn nq qn+1n+10 00 00 01 10 01 11 11 10 01 11 10 01t触发器特征表t触发器的状态转换图5.4.3 t触发器触发器逻辑符号nnnqtqtq1tkj用用jk触发器构成触发器构成2分频器分频器(当当jk=11时时)10cpqqfq = fcp/2cpq 2用用t触发器构成触发器构成2分频器分频器(当当t=1时时)当当t=1时，时，nnqq1t/ 触发器触发器5.4.4 sr触发器触发器srq nq n+1说 明000000000000111111111111q n输出状态不变输出状态与s的状态相同输出状态与s的状态

27、相同输出状态不定sr触发器特征表01rsqrsqnn(约束条约束条件件)状态方程状态方程：s = 0r = 110r =0s= r=s=0s = 1r = 0图5.2.1 rs触发器的状态转换图触发器的逻辑功能与锁存器的逻辑功能一触发器的逻辑功能与锁存器的逻辑功能一致，只是触发特性不同。致，只是触发特性不同。逻辑功能：逻辑功能：sr触发器、触发器、jk触发器、触发器、d触发器、触发器、t触发器、触发器、t/ 触发器。触发器。触发器状态改变被控制在某一时刻。触发器状态改变被控制在某一时刻。cp脉冲上升沿（或下脉冲上升沿（或下降沿）前，触发器接收信号，上升沿（或下降沿）时刻触发降沿）前，触发器接收信号，上升沿（或下降沿）时刻触发器按