曹红根计算机组成原理-36运算器的组成ppt课件

1、3.6 3.6 运算器组成运算器组成3.6.13.6.1定点运算器定点运算器1.1.基本结构基本结构 运算器结构的基本组成部分：包括运算器结构的基本组成部分：包括ALUALU、寄存器、多寄存器、多路开关、标志路开关、标志/ /状态触发器、移位器和数状态触发器、移位器和数据总线等基据总线等基本逻辑部件。本逻辑部件。运算器设计主要是围绕着运算器设计主要是围绕着ALUALU和寄存器同和寄存器同数据总线之数据总线之间如何传送操作数和运算结果而进行的。间如何传送操作数和运算结果而进行的。 （1 1单总线结构运算器单总线结构运算器（2 2双总线结构运算器双总线结构运算器（3 3三总线结构运算器三总线结构运

2、算器2.2.定点运算器举例定点运算器举例(1)(1)最简单的运算器最简单的运算器 最基本的运算器由算最基本的运算器由算术逻辑部件术逻辑部件ALUALU、累加器、累加器(AC)(AC)、数据缓冲寄存器、数据缓冲寄存器(MDR)(MDR)组成。组成。 运算器与存储器之间运算器与存储器之间通过一条双向数据总线进行通过一条双向数据总线进行联系，可以实现从存储器中联系，可以实现从存储器中读取一个数据经读取一个数据经MDRMDR、ALUALU存存放在放在ACAC中，也可把中，也可把ACAC中信息中信息经经MDRMDR存入主存的指定单元。存入主存的指定单元。它也可以实现它也可以实现ACAC中数据与主中数据与

3、主存某一单元的数据经存某一单元的数据经ALUALU运运算，结果暂存于算，结果暂存于ACAC中。中。(2)Am2901A(2)Am2901A位片式结构运算器位片式结构运算器n利用大规模集成电路技术利用大规模集成电路技术LSI常将常将ALU与寄存器与寄存器集成为位片式结构的运算器芯片，如集成为位片式结构的运算器芯片，如 4位位/片。用几片。用几块位片芯片拼接，可以构成较长位数的运算器。块位片芯片拼接，可以构成较长位数的运算器。nAm2901A是一种位片式结构运算器组件。是一种位片式结构运算器组件。Am2901AAm2901A运算器组件的特点运算器组件的特点 n采用位片式结构，内部有四位线路，把多块

4、采用位片式结构，内部有四位线路，把多块Am2901AAm2901A芯片级联起芯片级联起来，可实现不同位数的运算器。来，可实现不同位数的运算器。n其其ALUALU可实现八种运算功能，用外部送入的三位控制信号可实现八种运算功能，用外部送入的三位控制信号I5I4I3I5I4I3的编码值，实现八种功能的选择控制。的编码值，实现八种功能的选择控制。n由外部送来的三位控制码由外部送来的三位控制码I2I1I0I2I1I0控制控制R R、S S的多路选择器选择输入。的多路选择器选择输入。n运算器中有运算器中有1 1个个16164 4位的通用寄存器组和一个位的通用寄存器组和一个4 4位的位的Q Q寄存器。寄存器

5、。nALUALU给出的四个状态信息。给出的四个状态信息。nRAM3RAM3、RAM0RAM0、Q3Q3、Q0Q0：移位寄存器接收与送出移位数值的引线：移位寄存器接收与送出移位数值的引线n运算器的四位输出为运算器的四位输出为Y3Y3Y0Y0，它可以是，它可以是ALUALU的运算结果，也可以的运算结果，也可以是寄存器组是寄存器组A A输出端口上的内容。输出端口上的内容。 表3-9 ALU 功能选择 表3-10 ALU 操作数选择 编码 编码 I5 I4 I3 功能 I2 I1 I0 ALU 操作数输入 R S 0 0 0 RS 0 0 0 A Q 0 0 1 SR 0 0 1 A B 0 1 0

6、RS 0 1 0 0 Q 0 1 1 RS 0 1 1 0 B 1 0 0 RS 1 0 0 0 A 1 0 1 RS 1 0 1 D A 1 1 0 RS 1 1 0 D Q 1 1 1 RS 1 1 1 D 0 表 3-11 ALU 的功能选择 编码 功 能 I8 I7 I6 寄存器组 Q 寄存器 Y 输出 0 0 0 F 0 0 1 F 0 1 0 FB A 0 1 1 FB F 1 0 0 F/2B Q/2Q F 1 0 1 F/2B F 1 1 0 2FB 2QQ F 1 1 1 2FB F 例：给出实现指令例：给出实现指令R0R0R1MR1M的控制信号。的控制信号。解：解：选择选择

7、R0R0：A A地址地址00000000； 选择选择R1R1：B B地址地址00010001；R RA A，S SB B：I2I1I0I2I1I0001001；R RS S：I5I4I3I5I4I3000000；输出运算结果输出运算结果F FY YF F）：）：I8I7I6I8I7I6001001控制允许运算结果控制允许运算结果F F输出：输出： 0 0 OE例：给出实现指令例：给出实现指令2(D2(DR9)R10R9)R10的控制信号的控制信号解：解：选择选择R9R9：A A地址地址10011001； 选择选择R10R10：B B地址地址10101010；R RD D，S SA A：I2I1

8、I0I2I1I0101101；R RS S：I5I4I3I5I4I3010010；输出运算结果输出运算结果2F2F到到R10R10：I8I7I6I8I7I6111111为了封锁为了封锁Y YF F的输出，的输出，OEOE1 13.6.2 浮点运算器浮点运算器n由于浮点运算中阶码运算与尾数运算分别进行，因此由于浮点运算中阶码运算与尾数运算分别进行，因此浮点运算部件应包括尾数部件和阶码部件两个部分。浮点运算部件应包括尾数部件和阶码部件两个部分。实现四则运算的浮点运算器实现四则运算的浮点运算器 尾数运算部件尾数运算部件 进行尾数的加减乘除运算。进行尾数的加减乘除运算。 由寄存器由寄存器R0R0、R1

9、R1、MQMQ及并行加法器及并行加法器FmFm组成。组成。 R0R0、R1R1：暂存操作数。其中：暂存操作数。其中R0R0也称为累加器，也称为累加器，用于存用于存 放运算结果。放运算结果。 MQMQ：乘商寄存器：乘商寄存器 用于进行乘除运算，用于进行乘除运算，R0R0、MQMQ具有联合左移、具有联合左移、右移的功右移的功 能，实现方法与定点乘、除法器相类似。能，实现方法与定点乘、除法器相类似。 R1R1具有右具有右 移功能，以实现对阶移位。移功能，以实现对阶移位。 阶码运算部件阶码运算部件进行阶码的加减运算。进行阶码的加减运算。由寄存器由寄存器E1E1、E2E2、阶差计数器、阶差计数器ECEC

10、以及并行加法以及并行加法器器FeFe组组成。成。E1E1、E2E2：存放与：存放与R0R0、R1R1中尾数相对应的阶中尾数相对应的阶码。码。 作加减运算时作加减运算时 由阶码运算部件求出阶差由阶码运算部件求出阶差E EE1E1E2E2，并，并存入阶差计数器存入阶差计数器ECEC中，中，ECEC可根据符号判断哪可根据符号判断哪个阶码小，控制将对应的尾数个阶码小，控制将对应的尾数(R0(R0或或R1)R1)进行进行右移。右移。E E为，为，E2E2小，小，R1R1右移，每移一位，右移，每移一位，ECEC1 1E E为，为，E1E1小，小，R0R0右移，每移一位，右移，每移一位，ECEC1 1直到直到ECEC0 0，完成对阶工作。，完成对阶工作。 尾数部件作加尾数部件作加/ /减运算，结果存入减运算，结果存入R0R0。 判别运算结果，进行规格化。判别运算结果，进行规格化。 在规格化处理过程中，每将在规格化处理过程中，每将R0R0左移左移( (或右移或右移) ) 一位时，应将一位时，应将E1E1与与E2E2中的较大者减中的较大