可编程逻辑器件基础

第2章可编程逻辑器件基础EDA技术与VHDL设计可编程逻辑器件基础

可编程逻辑器件（ProgrammableLogicDevice，简称PLD）是20世纪70年代发展起来的一种新型逻辑器件，它是大规模集成电路技术的飞速发展与计算机辅助设计（CAD）、计算机辅助生产（CAM）和计算机辅助测试（CAT）相结合的一种产物，是现代数字电子系统向着超高集成度、超低功耗、超小型封装和专用化方向发展的重要基础。2.1概述

PLD器件的基本结构CPLD/FPGA的结构特点可编程逻辑器件的编程元件可编程逻辑器件的基本资源可编程逻辑器件的测试技术可编程逻辑器件的设计与开发2.22.32.42.52.62.7可编程逻辑器件基础可编程逻辑器件是一种由用户编程实现所需功能的半定制集成电路，近年来发展十分迅速，已在国内外的计算机硬件、工业控制、智能仪表、数字视听设备、家用电器等领域得到了广泛的应用。可编程逻辑器件与EDA技术的结合，使得系统设计人员与芯片设计人员的相互渗透，从而快速、方便地构建数字系统。学习ASIC技术，掌握可编程逻辑器件的设计方法，已成为现代电子系统设计人员必须具备的基本技能之一。2.1概述

综观可编程逻辑器件的发展情况，大体可以分为六个发展阶段：（1）20世纪70年代初，熔丝编程的可编程只读存储器PROM和可编程逻辑阵列PLA是最早的可编程逻辑器件。（2）20世纪70年代末，对PLA器件进行了改进，AMD公司推出了可编程阵列逻辑。（3）20世纪80年代初，Lattice公司发明了电可擦写的、比PAL器件使用更灵活的通用可编程阵列逻辑GAL。2.1.1可编程逻辑器件发展历程（4）20世纪80年代中期，Xilinx公司提出了现场可编程的概念，同时生产出了世界上第一个FPGA器件。（5）20世纪80年代末，Lattice公司又提出了在系统可编程的概念，即ISP技术，并且推出了一系列的具备在系统可编程能力的CPLD器件。（6）进入20世纪90年代以后，集成电路技术进入到飞速发展的时期。并且出现了内嵌复杂功能块（如加法器、乘法器、RAM、PLLCPU核、DSP核等）的超大规模器件SOPC（SystemOnaProgrammableChip）。2.1.1可编程逻辑器件发展历程按集成度分类集成度是集成电路一项很重要的指标，如果从集成密度上分类，可分为低密度可编程逻辑器件（LDPLD）和高密度可编程逻辑器件（HDPLD）。2.1.2可编程逻辑器件分类可编程逻辑器件低密度可编程逻辑器件（LDPLD）高密度可编程逻辑器件（HDPLD）PROMEPLDCPLDFPGAPLAPALGAL按器件结构分类乘积项结构器件。其基本结构为“与—或阵列”的器件。大部分简单的PLD和CPLD都属于这个范畴。查找表结构器件。其基本结构类似于“门阵列”的器件，它由简单的查找表组成可编程逻辑门，再构成阵列形式。大多数FPGA属于此类器件。2.1.2可编程逻辑器件分类按编程工艺分类熔丝（Fuse）型器件。反熔丝（Antifuse）型器件。UEPROM型器件，即紫外线擦除/电可编程器件。E2PROM编程器件，即电可擦写编程器件。SRAM型器件，即SRAM查找表结构的器件。Flash型器件。2.1.2可编程逻辑器件分类缩短研制周期，整个设计通常只需几天便完成，缩短了产品研制周期，有利于产品的快速上市。降低设计成本，采用可编程逻辑器件为降低投资风险提供了合理的选择途径，它不需掩膜制作费用，在设计的初期或在小批量的试制阶段，其平均单片成本远低于门阵列。提高设计灵活性，可编程逻辑器件是一种由用户编程实现芯片功能的器件，与由工厂编程的掩膜ASIC相比，具有更好的设计灵活性。

2.1.3可编程逻辑器件的优势向高密度、大规模的方向发展。向系统内可重构的方向发展。向低电压、低功耗的方向发展。向高速可预测延时器件的方向发展。向混合可编程技术方向发展。2.1.4可编程逻辑器件的发展趋势2.2.1基本结构PLD器件种类较多，不同厂商生产的PLD器件结构差别较大，本节选择PLD器件中一些具有代表性的结构来说明其实现的主要逻辑功能。图中所示为PLD器件的基本结构框图，它由输入缓冲电路、与阵列、或阵列、输出缓冲电路等四部分组成。2.2PLD器件的基本结构2.2.1基本结构依据可编程的部位可将PLD器件分为可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL等四种最基本的类型，如表所示。2.2PLD器件的基本结构器件名与阵列或阵列输出电路PROM固定可编程固定PLA可编程可编程固定PAL可编程固定固定GAL可编程固定可组态2.2.1基本结构大部分FPGA器件采用了可编程查找表结构，这种结构基于SRAM查找表，采用RAM“数据”查找的方式。一个N输入查找表（LUT）可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。图中所示为4输入LUT。2.2PLD器件的基本结构查找表LUT输入1输入2输入4输入3输出2.2.2电路符号在常用的EDA软件中，原理图一般是用图中所示的“常用符号”来描述表示的。

2.2PLD器件的基本结构2.2.2电路符号接入PLD内部的与或阵列输入缓冲器电路，一般采用互补结构，可用图a来表示，它等效于b的逻辑结构。图c为PLD中与阵列的简化图形，图d为PLD中或阵列的简化图表示。AA(b)PLD的互补输入2.2PLD器件的基本结构AA(a)PLD的互补缓冲器(c)PLD中与阵列的表示F＝ABDABCD(d)PLD中或阵列的表示F＝A＋CABCD2.2.3PROMPROM即可编程只读存储器（ProgrammableReadOnlyMemory），ROM除了用作只读存储器外，还可作为PLD使用。一个ROM器件主要由地址译码部分、ROM单元阵列和输出缓冲部分构成。

2.2PLD器件的基本结构地址译码器存储单元阵列A0A1An-1………W0W1Wp-1F0F1Fm-1P=2n2.2.3PROM为了更清晰直观法表示PROM中固定的与阵列和可编程的或阵列，PROM可以表示为PLD阵列图，以4×2PROM为例，如图所示。2.2PLD器件的基本结构A1与阵列A0A1A0F0F1固定或阵列（可编程）2.2.4PLA可编程逻辑阵列PLA对PROM进行了改进。PROM的与阵列可编程，而或阵列不可编程；PLA则是与阵列和或阵列都可编程，PLA的阵列如图所示。2.2PLD器件的基本结构A1阵列A0A1A0F0F1（可编程）或阵列（可编程）PLA与PROM的比较图中是6×3PLA与8×3PROM的比较，两者可以实现相同的逻辑功能，PLA只需要6（2×3）条乘积项线，而不是PROM的8（23）条。节省了2条。当PLA的规模增大时，这个优势更加明显。2.2PLD器件的基本结构A1A0F1F2A2F0A1A0F1F2A2F02.2修.5息PA沉LPLA的罚利用率很筑高，但是高软件算法苏过于复杂伞，运行速德度下降。反PAL的膛结构与P膏LA相似乞，也包含那与阵列、萝或阵列，敬但是或阵岂列是固定准，只有与认阵列可编美程。PA祝L的结构耀和常用表拘示如图所聪示。2.2法P动LD器诉件的基因本结构A1A0F0F1F0F1A1A0PAL的常用表示PAL的拢结构2.2乏.6捐GA遭L198婚5年，末Lat敢tic息e公司研在PA滋L的基睛础上设隙计出了悲通用阵警列逻辑第器件G露AL。良GAL菊采用了还E2P断ROM旱工艺，舞具有电律可擦除侄重复编凭程的特哲点，彻本底解决重了熔丝柏型可编转程器件晌的一次理可编程奥问题。2.2往P辟LD器捡件的基迫本结构高密度可沫编程逻辑视器件（H璃DPLD垮）主要包觉括CPL略D和FP筝GA，它粘们的逻辑禁规模都比局较大，能哨够实现一华些复杂的臂数字系统栗功能。高诵密度可编距程逻辑器束件近年来公发展很快餐，目前已源有集成度葛高达30苏0万门以逐上、系统劝频率为2逆00MH柔z以上的聋HDPL故D供用户男使用。CPLD呼是由GA急L发展起村来的，其恐主体仍是朗与—或阵江列，并以免可编程逻跪辑宏单元贝为基础，啦可编程连畜线集中在鲜一个全局痛布线区；放FPGA愿是以基本缝门单元为览基础，构严成门单元尿阵列，可毒编程的连社线分布在蹲门单元与帖门单元之内间的布线交区。下面喇分别介绍晕当前主流支CPLD始/F塘PGA器贤件的结构情与特点。2.3兼CPL绣D/FP者GA的结乖构特点2.3.岂1L令atti煮ce公司膨的CPL姜D/FP释GALatt恼ice是帽最早推出配PLD的晴公司，其令推出的C胶PLD产固品主要有ispL唱SI、i锐spMA蛛CH等系陈列。20盲世纪90纪年代以来揪，Lat甩tice缓首先发明痛了ISP抱（In-协Syst霞emP五rogr辩amma距bili薪ty）下咳载方式，适并将E2丸CMOS静与ISP辜相结合，依使CPL库D的应用绍领域有了刃巨大的扩寒展。isp昨LSI至器件系软列isp图MAC族H40雪00系架列Lat追tic伸eE崖C&斥EC走P系列2.3链C矿PLD扛/FP青GA的堂结构特碌点2.3.锻1L饶atti趣ce公司亲的CPL厌D/FP探GAispL胳SI器件安的基本结构：姿ispL现SI器眼件都属磨于乘积项方毫式构成可团编程逻辑的阵辆列型C献PLD甩，基本啊结构由四部哲分组成：播通用逻辑块G涨LB、丛集总布在线区G帆RP、输入输并出单元I萍OC和输出布线区饱ORP。2.3昌CPL谷D/FP挡GA的结痛构特点2.3点.2睛Xi暑lin倡x公司哥的CP脊LD/断FPG嘉AXili妨nx在1竟985年景首次推出雪了FPG或A，随后往不断推出射新的集成架度更高、依速度更快递、价格更巷低、功耗碗更低的F惯PGA器竿件系列。Vir潮tex夹-4系提列FP糟GASpar竖tan锄II&园Spa侮rtan服-3&庆Spa堂rtan贪3E器累件系列F队PGAXC95图00&济XC9权500X历L系列C掏PLD2.3原CPL耕D/FP裙GA的结请构特点2.3垒.2拴Xi都lin炎x公司驰的CP隙LD/吵FPG茫AXili正nx公司赏FPGA役的基本结圾构:由三个咐部分组嫌成：可碑编程逻聚辑块CLB(咳Conf耗igur骑able妨Log吊icB墨lock补s)、可斥编程输入酒/输出块撕IOB(红InPu纤t/Ou鬼tpu互tB墨loc镜k)和生可编程饰内部连等接PI谣(Pr孤ogr耀amm愈abl投eI乐nte鸽rco筛nne慎ct)。2.3果C透PLD租/FP瓜GA的悲结构特香点2.3拉.3孝Al掉ter蠢a和A晶cte汤l公司按的CP谜LD/节FPG著AAlt弯era船是著名乎的PL胡D生产赢厂商，浓Alt尿era粒公司的决可编程雪逻辑器抄件具有月高性能哗、高集挺成度和颤高性价转比的优捞点，此怖外它还陪提供了轿功能全堂面的开影发工具赵和丰富誉的IP羊核、宏泛功能库静等。A电lte党ra公间司目前杜能够提绿供以下菠5类宏砖功能模顺块：（1）源数字信咸号处理拼类。（2）宪图像处临理类。（3）通唇信类。（4）接臭口类。（5）处许理器及外神围功能模靠块。2.3恰CPL顺D/FP狗GA的结录构特点2.3.信4C鸦PLD和更FPGA示的异同根据结籍构特点第和工作休原理，横以乘积如项结构淋方式构蛛成逻辑畏行为的协器件称般为CP堵LD，核以查找担表法结谊构方式甘构成逻倚辑行为希器件称睁为FP朽GA。登FPG雨A和C标PLD瓦都是可察编程A哥SIC器，有许吓多共同蔑的特点誉，但由惩于CP卧LD和挠FPG壳A硬件嫌结构上番的差异筛，使得勿它们具慌有各自国的特点菌：在结构工大艺方面；在触发你器数量急上；在逻辑规跑模和复杂缸度方面；在时延准方面；…2.3窑CPL兴D/FP屿GA的结骂构特点可编程逻习辑器件可难以由用户志编程实现派专门要求其的功能，承主要是由政于其提供获了四种可诞编程资源敲：即位于添芯片内部谋的可编程嘉功能单元腥；位于芯电片四周的最可编程I驼/O；分浙布在芯片千各处的可好编程布线盲资源和片缴内存储块败RAM。董这里以F粗PGA为伸例，对这缴些资源作喘一个概括纱。2.4乒可插编程逻嘱辑器件茎的基本砌资源1．R勺AM查孕找表在SR侄AM查凤找表结振构中输变入变量与作为地亡址用来厚从RA台M存储枪器中选晒择数值冶，RA岔M存储陪器中预解先加载数进去要翼实现函抱数的真辞值表数被值，因笋此可以预实现输舞入变量积的所有借可能的言逻辑函猪数。可怜以利用永器件中睬相应结白构的R尿AM寻维址机构堪或分开撕的译码雾器由R顷AM的密Q端输辈出选取寒它的输揪入数据低。这个灿机构提芳供了有牢效的面火积和可抢预测的码延时，促随输入殖变量数请目的增瞧加按比昨例改变汽。2.4.捕1功班能单元2．基于稻多路开关吸的功能单律元采用这种嘱形式的功矩能单元是言基于如下各的考虑，厕即只要在秀多路开关废的输入端樱放置输入镜的变量、染反变量、违固定的0照和1等相碰应的组合短，两输入谷变量的所跌有函数就欣可以由单浮个2选1所的多路开亮关来实现挽。2.4灾.1钢功能陡单元3．固散定功能巡寿单元此类功滨能单元厉提供单毁个固定饲的功能闷。单个卖固定功良能有单神级简单页和严时阶短的优状点，它腔的主要缓缺点是缘瑞要求大缩慧量的功爸能单元岛才能实懒现用户敞设计的镰逻辑，席而且相诸应功能童单元的山级联和勺布线的厌延时会宋导致整摩个性能理的降低肃。2.4.侮1功盲能单元可编程逻资辑器件器旺件的功耗小通常由所录用的I/情O引腿决添定，当该历芯片有较揭多的I/清O引腿被奥利用时，术必须考虑减I/O配烈置的潜在显功耗及I楼/O块的僚有效性。麦否则，因皮功耗问题雹很可能会罚熔化一个岗可编程逻勾辑器件芯壮片，特别逗是对于这红些塑料封留装的器件壶。2.4醋.2盈输入径—输出直焊盘工艺线灭宽与供选电电压搜的关系布线资源犯是可编程驼逻辑器件翁中一种专否用的内部杨互连结构他，它主要巴用来提供火高速可靠判的内部连轨线，以保你证信号在况芯片内部倦的相邻功汗能单元之违间、功能壮单元与I际/O块之附间进行有抖效的传输尺。可编程瓦逻辑器件哲一般有以抄下几种基凤本的布线型资源：长线直渡接连线通用内部敬连线开关矩潮阵2.4.及3布椅线资源2.4兰.3油布线黑资源长线直探接连2.4.韵3布询线资源通用内部均连线和开弄关矩阵由于半久导体工喉艺已进坊入到深弃亚微米醒（DS肠M）和鬼超深亚径微米（VDSM械）时代，姨器件的密呜度大大提邮高，所以柳新一代的今FPGA济都提供片卸内RAM总。这种片鸦内RAM渴的速度是保很高的，婶读操作的朱时间和组列合逻辑延碌时一样，失大约为5陈ns，写上操作的时纳间大约为育8ns，至比任何芯喂片外解决哄方式要快年很多倍。郊新一代F抵PGA的缝片内RA肝M可以分副为两类：1．块式缠片内RA弓M2．分雕布式片糠内RA脸M2.4.合4片迟内RAM可编程逻蝇辑器件的置编程元件棉采用了几哲种不同的煮编程技术帅，这些可哨编程元件疯常用来存米储逻辑配继置数据或蛋作为电子仅开关。常谎用的可编蛛程元件有邪如下四种渔类型：◆熔勿丝（F旧use瞧）型开脱关；◆反熔成丝（An爷tifu庆se）型伍开关；◆浮鸽栅编程睬元件（蛇EPR膛OM和趋EEP石ROM类）；◆基护于SR委AM的族编程元趋件；2.5镇可编恨程逻辑锐器件的湖编程元果件熔丝型开蛋关是最早叙的可编程拍元件，它苏由可以用性电流熔断悲的熔断丝洗组成。在监编程时，深需要保持加连接的节霞点保留熔晕丝，需要庆取除连接渴的节点烧胡掉熔丝，辜由最后留歉在器件内躬的不烧断抖的熔丝模纤式决定器卖件的逻辑唱功能。熔伯丝型开关纱的编程原望理如图所茶示。2.5.萌1熔皱丝型开关反熔丝开董关主要通骡过击穿介悟质来达到壁连通线路史的目的。阶这些开关胡元件在未善编程时处差于开路状响态，编程弃时，在其良两端加上浮编程电压宜，反熔丝粱就会由高蔽阻抗变为倍低阻抗，尖从而实现睡两个极间谨的连通，甚且编程电构压撤除后但也一直处掀于导通状悔态。2.5将.2适反熔丝妹型开关场氧化物PLICE多晶硅PLICE扩散场氧化物PLICE介质1．E钻PRO初MEPR您OM的标存储内是容不仅辉可以根荷据需要壳来编制急，而且苏当需要熄更新存着储内容肢时还可语以将原忧存储内驶容抹去枯，再写踩入新的宰内容。蛛EPR齿OM的惨基本结例构是一受个浮栅送管，浮籍栅管相辨当于一柏个电子绒开关，唐当浮栅份中没有直注入电该子时，汪浮栅管另导通；雄当浮栅疤中没有沙注入电姥子后，培浮栅管棍截止。2.5.电3浮气栅编程元辛件2．EE刊PROMEEPR挎OM也写公成E2P祝ROM，爸它是电可暴擦除电编闪程的元件级。EEP姿ROM有多种炕工艺，庙也是基洽于浮栅卸技术。2.5.占3浮励栅编程元卖件3.闪速猾存储器（折Flas毁hMe昏mory命）闪速存舱储器是处一种新岛的可再嘉编程只耗读存储漆器，它隐把EP闭ROM泽的高密柳度、低澡成本的棕优点与义EEP之ROM以的电擦翼除性能父结合在于一起，旬具有非投常广阔裂的应用梅前景。曾闪速存渗储器与偿EPR清OM和敞EEP锐ROM缸一样属脸于浮栅殿编程器殿件，其裕存储单季元也是慰由带两哈个栅极怪的MO蛋S管组谨成。2.5弱.3动浮栅呢编程元滔件SRAM稀是指静态渡存储器，价大多数F沿PGA用会它来存储裳配置数据扮，所以又题称为配置律存储器。绳它的基本无单元是由词5个晶体捎管组成的粉存储器。渔图2.3端2为SR姑AM的单畜元结构，祸它由两个嫁CMOS孕反相器和胳一个用来涌控制读写垒的MOS胜传输开关奸构成，其基中每个C萝MOS反厨相器包含做了两个晶企体管（一鼓个下拉n逝沟道晶体留管和一个蛛上拉p沟堪道晶体管半）。2.5些.4扎基舟于SR孤AM的袍编程元冤件了解可编即程逻辑器唉件的设计负开发流程基对于正确误地选择和裹使用EDA饶软件，梳优化设叼计项目灵，提高精设计效场率十分补有益。挪一个完边整的、静典型的矿EDA云设计流浅程既是左自顶向开下设计横方法的袄具体实墓施途径挥，也是觉EDA需工具软锹件本身妈的组成祥结构。垃在实践劈燕中进一没步了解橡支持这兰一设计班流程的戏诸多设遭计工具娘，有利坚于有效窄地排除赴设计中犁出现的鉴问题，影提高设荷计质量趁和总结值设计经送验。2.6币可编程逻预辑器件的骨设计与开急发CPLD畏/FPG蹲A的设计刊流程主要骂包括设计程输入、综铃合、CP丛LD/F六PGA适诱配、时序怪与功能仿孙真、以及悲编程下载佛等步骤。2.6丝式.1击CP勤LD/某FPG歌A设计夺流程1．设计切输入（D别esig揭nIn恩put）守。设计输教入是设计踩者将所要谨设计的电会路以开发探软件要求酒的某种形营式表达出客来。设计束输入有多罢种表达方脆式，其中应最常用的厦是原理图苗方式和H余DL文本湿方式两种恨。2．综贴合（S郊ynt孟hes斤is）岗。综合花过程将煎把软件辩设计的亡HDL高描述与宪硬件结蜓构挂钩情，是将灾软件转围化为硬虽件电路狱的关键严步骤，旨是文字酿描述与忽硬件实现现的一援座桥梁害。3．布虹局布线愁（适配配）。适谎配器也院称为结莫构综合蔽器，它惜的功能穗是将由贿综合器医产生的掩网表文洒件配置树于指定雨的目标艰器件中笑，使之哀产生最缎终的下卵载文件巨，如J散EDE犯C、J饱am格恶式的文附件。2.6.耻1C堂PLD/型FPGA调设计流程4．时序障与功能仿定真在编程下植载前必须洁利用ED熄A工具对劳适配生成京的结果进泄行模拟测冒试，就是怖所谓的仿哑真。5．编程聋下载和硬蕉件测试把适配扰后生成旨的下载克或适配艺文件，异通过编可程器或棚编程电摊缆装入案到FP矛GA或驴CPL愤D器件仇中的过句程称为葱下载。2.6爽.1汽CP济LD/文FPG堤A设计私流程这里主要症介绍目前朗广泛使用肆的以开发星FPGA雕和CPL僚D为主的富EDA工液具，及部交分关于A南SIC设屑计的ED躺A工具。羡根据CP联LD/F棚PGA的角设计流程愉，其开发情工具大致敌可分为设组计输入编覆辑器、H务DL综合洁器、仿真芽器、适配毙器（布局毯布线器）畜、和下载立编程器等执五个模块至。当然这锯种分类并偿不是绝对抵的，现在我也有集成钳的EDA曲开发环境朱，如MA猫X+pl不usII拥。2.6.杂2C权PLD/示FPGA烘开发工具1．设计输蹦入编辑泻器。设计孕输入编询辑器可协以接受穿不同的漆设计输动入表达犬式，如闭原理图贸输入方魂式、状扩态图输盟入方式劲、波形筒输入方任式以及壳HDL畜的文本舅输入方积式。2．HD激L综合器虚常用的三灯种综合器径。（1）S帜ynop录sys公特司的FP曾GAC牛ompi贞ler、仙DC-F佛PGA综应合器。（2）蜓Syn乓pli兴cit仇y公司档的Sy轰npl狱ify便Pr吩o综合登器。（3）M轿ento搂r子公司巧Exem兰plar夕Log泽ic的L驶eona葡rdoS轧pect冬rum综枪合器。2.6爬.2傲CP辆LD/鹿FPG忆A开发冰工具3．仿团真器。在ED搏A设计技帝术中仿真曾的地位十忘分重要，攻行为模型踏的表达、岭电子系统制的建模、影逻辑电路两的验证乃蜓至门级系爹统的测试胜，每一步宾都离不开漫仿真器的盟模拟检测克。4．适滴配器。适配器孕的任务饶是完成白目标系见统在器俩件上的乏布局布顽线。适虾配通常委都由可无编程逻撒辑器件秃的厂商盗提供的刑专门针国对器件倾开发的翻软件来妥完成。5．下咬载器。把设宰计下载岸到对应工的实际提器件，灿实现硬朋件设计牲。软件捞部分一墓般都由昼可编程题逻辑器牢件的厂储商提供柜的专门率针对器塞件下载络或编程变软件来舰完成。2.6架.2臂CP励LD/读FPG境A开发盒工具由于各P翁LD公司痛的CPL贸D/FP搁GA产品碌在价格、孟性能、逻币辑规模、辞封装以及嗽EDA开板发工具性交能等方面万各有千秋炊，设计者股必须根据辜不同的开裙发项目在吸其中做出铜最佳的选铲择一般应孕考虑以下推几个问题银：1．器羽件资源截的选择2．器件好速度的选稿择3．器件衫功耗的选院择4．器史件封装攻的选择5．C沉PLD啄和FP盛GA之幻玉间的选娘择6．其背他因素窗的选择2.6.子3C亏PLD/植FPGA摄的应用选墙择为了解董决AS只IC及务可编程呆逻辑器驼件等超炼大规模叛集成电龄路的测犯试问题艘，自1筑986色年开始练，欧美下一些大久公司联烦合成立帮了一个量组织—挥—“联干合测试亲行动小投组”（把JTA绸G—J林oin规t国Tes速t登Act叼ion亏G把rou泻p），图开发并培制定了男IEE晓E11乱49.碑1-1躺990核边界扫嚷描测试援技术规级范。这趴个边界柏扫描测称试（B丢ST）暑结构提唐供了有祝效地测矩试高密野度引线渐器件和朝高密度军电路板求上元件尸的能力吴。目前违，大多动数高密任度的可州编程逻缎辑器件购都已普绒遍应用纯JTA殃G技术衫，支持广边界扫照描技术杜。2.7润可编纲程逻辑忘器件的披测试技找术边界扫梅描测试液的原理尾是在核像心逻辑绍电路的皇输入和凳输出端核口都增凶加一个肤寄存器浩，通过夜将这些岩I/O竹上上午繁寄存器刚连接起硬来，可黄以将测痒试数据雄串行输燥入到被毙测单元会，并且吓从相应浸端口串险行读出柄，从而叹可以实漏现三方总面的测器试。分豪别是：灾芯片级显测试、受板级测厅试和系易统级测恐试。2.7第.1丢边界苹扫描测偏试原理JTA拐G边界鹅扫描测贪