数电课件第四章 组合逻辑电路

第四章组合逻辑电路

4.1概述

4.2组合逻辑电路的分析与设计方法

4.3常用的组合逻辑电路

4.4MSI分析与设计

4.5竟争与冒险

4.6小结4.1概述组合逻辑电路特点：输出只与当前的输入情况有关，与以前的输入输出无关。结构上从输出到输入没有反馈回路。（无记忆）

组合逻辑电路

……

……

I0

I1

In-1

Y0

Y1

Ym-1

…

…

输

入

输

出

4.2组合逻辑电路的

分析与设计方法开始SSI设计SSI分析步骤步骤例例波形图设计.1分析方法以小规模集成门电路的组合逻辑电路的分析(SSI分析)步骤：

1.根据电路图写出各个逻辑输出函数的逻辑表达式; 2.进行必要的化简变形,变成与或式; 3.分别填写相应逻辑函数的卡诺图; 4.得到最简的逻辑函数表达式; 5.列出真值表; 6.说明电路功能.例分析图示电路，写出输出逻辑函数的表达式，列出真值表，指出电路完成什么逻辑功能。解：假定中间变量X1,X2如图0001111001ABCY2111111110001111001ABCY1填卡诺图，列真值表ABCY2Y100000110101011110011011110111111真值表功能说明：一位二进制加法，Y1为本位和，Y2为本位向高位的进位一种技巧性方法11110001111001ABCY211111110001111001ABCX211110001111001ABCY111110001111001ABCY210001111001ABCX1.2设计方法以小规模集成门电路来设计组合逻辑电路(SSI设计)步骤：

1.根据根据实际问题进行逻辑抽象;

确定输入输出变量，并规定取0、取1的含义; 2.根据实际情况列写真值表; 3.分别填写相应输出逻辑函数的卡诺图; 4.得到最简的逻辑函数表达式; 5.根据需要进行简单的变形,画出逻辑电路图.例设计列车排队电路设计要求:在铁路上有这样三种车次,即:特快车､直快车､慢车。这三种车都请求发车时，就具有一个优先权问题。解：①分析1）输入信号有三个。设特快车为A，直快车为B

，慢车为C，把A､B､C的取值定为：“1”表示请求发车，“0”表示没有请求。

2）输出有三个， 设F1为特快的发车信号；

F2为直快的发车信号；

F3为慢车的发车信号。同时，F1､F2､

F3的取值定为：“1”表示同意发车，“0”表示不同意发车。②列真值表ABCF1F2F300000000100101001001101010010010110011010011110011111010110100F1ABC111010110100F2ABC③填写卡诺图化简ABCF1F2F300000000100101001001101010010010110011010011110011010110100F3ABC④写最简的与或式另一种真值表的列法：⑤画电路图现有四台设备,10KW/台,它们由F和G两台发电机组供电。F：10KW，G：20KW。四台设备的工作情况为：

①四台设备不可能同时工作。②可以是任意三台或两台同时工作。③至少有任意一台在工作。要求：设计一个供电控制线路，既能保证设备正常工作，又能节省电能。最后再用异或门和与非门画出电路图。例解：①根据题意确定输入和输出信号。②……输入：A､B､C､D；其中“1”表示设备工作，“0”表示设备不工作。输出：F､G，发电机组启动为“1”，其中不启动为“0”。码制变换译码器,把一个四位二进制码转换成格雷码解：①列真值表②令B3∼B0为输入，

G3∼G0为输出。即：二进制→Gary码。例由真值表可见:G3=B3③画出电路图G3=B3G2=B3⊕B2G1=B2⊕B1G0=B1⊕B2用异或门实现的电路例设计三个单刀双置开关控制一个灯,要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮.解：单刀双置开关作为输入,每个开关有上下两种状态;电灯为输出,有亮灭两个状态.设定逻辑变量：ABC表示三个开关，当取逻辑0时表示开关处在下位，当取逻辑1时，表示开关处在上位。设定逻辑变量Y表示输出电灯，取逻辑0表示灭，取逻辑1表示亮。假设:ABC=000时，Y=0灯是灭的。根据题意可分析得到如下真值表：ABCYABCY0000110000111001011010101111010111110001111001ABCY卡诺图逻辑函数表达式电路图用与非门实现3.3常用的组合逻辑电路编码器开始译码器数据选择器加法器一般编码器优先编码器74LS148编码器YS工作而无输入YEX工作而有输入二进制译码器二十进制译码器显示译码器原理四选一半加器比较器全加器多位加法器超前进位加法器

常用组合逻辑电路种类很多，主要有全加器、译码器、编码器、多路选择器、多路分配器、数值比较器、奇偶检验电路等。常用组合电路均有中规模集成电路（MSI)产品。

MSI组合部件具有功能强、兼容性好、体积小、功耗低、使用灵活等优点，因此得到广泛应用。本节主要介绍几种典型MSI组合逻辑部件的功能及应用。.1编码器Encoder为了便于数字化处理，对一系列不同的事物，用不同的二进制数表示，这个过程就是编码。将有特定含义的输入信号编成不同代码输出的组合逻辑电路，称为编码器。在具体硬件电路上，编码就是对输入相应信号线出现的“有效”信号时，对该线（信号）进行编码并输出。如：一条信号线出现高电平时，表示一个特定的含义事件发生，时常需要对此进行编码，以通知系统；而出现低电平时表示正常，无特殊情况发生。这是对高电平编码，信号线出现高电平时，称为高电平有效（信号有效），出现低电平成为信号无效。一、普通编码器（三位二进制编码器为例）三位二进制编码器有八条输入信号线，三条编码输出线输入输出I0I1I2I3I4I5I6I7Y2Y1Y01000000001000000001000000001000000001000000001000000001000000001000001010011100101110111真值表应有256行逻辑表达式逻辑图二、优先编码器普通编码器的输入只能有一个信号是有效的，这不符合实际的应用，于是有了优先编码器。当几个信号同时有效时，只对其中优先级最高的信号进行编码。输入输出I0I1I2I3I4I5I6I7Y2Y1Y010000000X1000000XX100000XXX10000XXXX1000XXXXX100XXXXXX10XXXXXXX1000001010011100101110111输入输出I0I1I2I3I4I5I6I7Y2Y1Y001111111X0111111XX011111XXX01111XXXX0111XXXXX011XXXXXX01XXXXXXX0111110101100011010001000高电平有效，原码输出低电平有效，反码输出74LS148就是实现该功能的集成电路ST为使能输入端，低电平有效。其有效时片子才正常工作。YS为指示输出端，低电平有效，为低电平时表示片子工作但无编码输出。YEX为扩展输出端，是控制标志。YEX

＝0表示是编码输出；YEX

＝1表示不是编码输出。集成3位二进制优先编码器74LS148集成3位二进制优先编码器74LS148的真值表输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效集成3位二进制优先编码器74LS148的级联16线-4线优先编码器二-十进制编码器——BCD编码器（P143）8421BCD码优先编码器.2译码器Decoder译码器是将输入的二进制代码译成对应的输出线的高、低电平信号。是编码器的反操作。常用的译码器有二进制译码器，二-十进制译码器，显示译码器等。一、二进制译码器（以三位二进制译码器为例）A2A1A0是数据输入端。A2是最高位，A0是最低位。Y0~Y7是8个输出。一般二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。二进制译码器可以译出输入变量的全部状态，故又称为全变量译码器。3位二进制译码器真值表输入：3位二进制代码输出：8个互斥的信号是原码输入，高电平（有效）输出。集成电路74LS138是原码输入，低电平有效输出A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70000010100111001011101110111111110111111110111111110111111110111111110111111110111111110mi是以A2A1A0为变量的最小项S1S2S3为选通控制信号，仅当S1=1高电平有效，S2=0,S3=0低电平有效时电路工作，否则输出全高74LS1383线-8线译码器，内部电路P.146当选通有效时：用两片74LS138接成4线-16线译码器mi

是D3D2D1D0的最小项二、二-十进制译码器（BCD译码器）将10个BCD码译成10个高、低电平二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。i=0~9三、显示译码器BCDtoseven-segmentDecoder

数码显示器

用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。gcbadeF共阴极LEDBCD-七段显示译码器真值表A3A2A1A0=1010,1011,1100,1101,1110,1111为伪码，是无关项卡诺图XX11XXXX111110001111000011110A3A2A1A0aXX11XXXX1111110001111000011110A1A0A1A0bXX11XXXX11111110001111000011110A3A2A1A0cXX1XXXX1110001111000011110A3A2A1A0eXX11XXXX11110001111000011110A3A2A1A0fXX11XXXX111110001111000011110A3A2A1A0gXX11XXXX111110001111000011110A3A2A1A0d逻辑电路图74LS48具体的接线图（1）试灯输入端LT：低电平有效。当LT＝

0时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。（RBI：低电平有效。当LT＝1RBI＝0、且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0。如数据0034.50可显示为34.5。（3）灭灯输入动态/灭零输出端RBOBI/：这是一个特殊的端钮，有时用作输入，有时用作输出。当RBOBI/作为输入使用，且RBOBI/＝0时，数码管七段全灭，与译码输入无关。当作为输出使用时，LT＝1且RBI＝0时，RBOBI/＝0（2）动态灭零输入端数据选择器：从一组输入数据选出某一个。.3数据选择器（Multiplexer）.3数据选择器（Multiplexer）以四选一为例：逻辑表达式地址变量输入数据由地址码决定从４路输入中选择哪１路输出。集成双4选1数据选择器74LS153选通控制端S为低电平有效，即S=0时芯片被选中，处于工作状态；S=1时芯片被禁止，Y≡0。集成8选1数据选择器74LS151双四选一组成八选一.4加法器Adder一、一位加法器1、半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位2、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。二、多位加法器1串行进位加法器2、并行进位加法器（超前进位加法器

look-aheadcarry）进位生成项进位传递条件4位超前进位加法器递推公式Gi:当Ai、Bi时，Ci一定为1；Pi:当Ai、Bi有一个为1时，Ci=Ci-1.5数值比较器用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。一、1位数值比较器逻辑表达式逻辑图二、4位数值比较器真值表中的输入变量包括A3与B3、A2与B2、A1与B1

、A0与B0和A＇与B＇的比较结果，A＇>B＇、A＇<B＇和A＇=B＇。A＇与B＇是另外两个低位数，设置低位数比较结果输入端，是为了能与其它数值比较器连接，以便组成更多位数的数值比较器；3个输出信号L1(A＞B)、L2(A＜B)、和L3(A＝B)分别表示本级的比较结果。3.4MSI分析与设计例MSI设计与分析器数据选择器译码器综合设计实例设计分析设计例例例例分析.1译码器的应用结合有限的门电路,三-八译码器有三根编码数据线(地址线)，可以实现三变量以下的多个逻辑函数。有n根地址线的译码器，可以实现n个变量以下的多个逻辑函数用一片三-八译码器实现下列逻辑函数①写出函数的最小项和表达式，并变换为与非-与非形式。②画出用二进制译码器和与非门实现这些函数的接线图。例步骤(1)实现逻辑函数解1将两式化成最小项和的形式2因为三-八译码器输出函数关系：令：作图(2)数据分配器讨论:D接使能端1)当D=0时,译码器工作,按AB地址Y0~Y3分别输出0。2）当D=1时，译码器不工作，Y0~Y3全为“1”，可以看成按地址将数据“1”分配至数据输出端。.2数据选择器应用数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。四选一电路有两根地址线，可以实现等于或小于三变量逻辑函数。八选一电路有三根地址线，可以实现等于或小于四（3+1）变量逻辑函数。以此类推，有n根地址线的数据选择器可以实现大于或小于n+1个变量的逻辑函数。例用数据选择器实现逻辑函数：步骤1、将逻辑函数化成与或式；2、确定数据选择器类型，选择地址变量；3、以地址变量的最小项表示逻辑函数；4、对照数据选择器输出函数，确定Di。解因为函数有三个变量，应用四选一数据选择器。选择AB作为地址变量，则：对照四选一数据选择器输出函数表达式：有：令：作图：不需要门电路前面的方法称为代数法，此外还可以用几何法数据选择器的输出可以用卡诺图表示：只要将要实现的逻辑函数用同维卡诺图表示，再比较即可得到设计结果。MSI组合逻辑电路的设计，是以单元集成电路为基础的，记住这些单元集成电路的功能和输出函数关系是非常重要的。 要求掌握：数据选择器；译码器。一片数据选择器只能实现单一的逻辑函数。而一片三八译码器可以实现多个逻辑函数。MSI组合逻辑电路的设计的一般步骤： 1）逻辑抽象；2）写出逻辑函数式；3）把函数式变换成与所用的MSI输出逻辑函数式相似的形式；4）设定输入变量，画逻辑图。小结4.5竟争与冒险开始原因消除方法延时卡诺图相切加冗余项3.5.1竞争冒险产生的原因门电路的两个输入端，同时出现相反地逻辑变化（一个0→1，一个1→0）过程的现象称为竞争由于竞争而引起的输出可能出现尖峰脉冲的现象称为竞争－冒险，简称冒险（Hazards）冒险的实质是在组合逻辑电路中，不同的传输延时所导致的不正确的输出。例如：对于变量C而言，它有两条通行的路线，如图所示。①①路线到达g端的时间为1tpd;②②路线到达f端的时间为2tpd

。=ACBC对于C信号变量而言，它在不同路径上传输，传输到达输出与非门的输入端的时间不一样，而这种现象就称为变量的竞争。分析冒险产生的过程：

假设各门的延时时间tpd相同。当B=C=1时，F=A+A=1

由于A信号所走的路径不同，输出F的波形会出现了一个短暂的负向尖峰。而这个负尖峰就是所产生的冒险。同时可看出冒险一般发生在输入信号动态变化的瞬间。

冒险有多种分类方法，如按短暂尖峰极性的不同，可将冒险分为两类：“0”型冒险和“1”型冒险。如图所示。按产生短暂尖峰的原因，冒险可分为：

逻辑冒险和功能冒险。

①逻辑冒险————输入信号经过的路径不同而引起的冒险，称为逻辑冒险。1–0–1型冒险，简称为“0”型冒险，由0–1–0型冒险，简称为“1”型冒险，由②功能冒险—