门电路梁明理著电子线路课件

门电路梁明理著电子线路课件2.1基本逻辑门电路2.1.1三级管的开关特性三极管开关的通断是受基极b控制。BBCECE第2页,共56页，2024年2月25日，星期天特性曲线

三极管输出特性曲线IC=f(Uce)

Ib=C饱和区:(1)

IC受Uce显著控制的区域，该区域内Uce的数值较小，一般Uce＜0.7V(硅管)。发射结正偏，集电结正偏(2)Uces=0.3V左右截止区：——Ib=0的曲线的下方的区域Ib=0Ic=IceoNPN：Ube0.5V,管子就处于截止态通常该区：发射结反偏，集电结反偏。输出特性曲线可以分为三个区域:第3页,共56页，2024年2月25日，星期天特性曲线

三极管输出特性曲线放大区—IC平行于Uce轴的区域，曲线基本平行等距。(1)

发射结正偏，集电结反偏，电压Ube大于0.7V左右(硅管)。(2)Ic=Ib,即Ic主要受Ib的控制。判断三极管工作状态的依据：饱和区:发射结正偏，集电结正偏截止区：发射结电压小于开启电压,

集电结反偏放大区:发射结正偏，集电结反偏第4页,共56页，2024年2月25日，星期天2.1.2三极管的开关特性及反相器下面以NPN硅管为例进行分析三极管是电流控制的电流源，在模拟电路中，工作在放大区。在数字电路中工作在饱和区或截止区——开关状态。TRcRBUCCiCiBuiuCEuOuCEiC0ICS负载线放大区截止区IBSIB=0UCC三极管CE之间相当于一个开关：在饱和区“闭合”，截止区“断开”第5页,共56页，2024年2月25日，星期天一、三极管开关特性1.三极管的截止条件和等效电路当输入信号uI=UIL=0.3V时（UBE=0.3V<0.5V）三极管截止，iB=0，iC≈0，uO=UOH=UCC输入特性0uBE/ViB0.50.7BCE等效电路可靠截止条件为:UBE<0V截止时，iB、iC都很小，三个极均可看作开路TRCRBUCCui=0.3ViCiBuCE饱和区截止区ICSIBSIB=0UCCuCEiC0uO输出特性第6页,共56页，2024年2月25日，星期天2.三极管的饱和条件和等效电路在模拟电路中，为了不产生失真，通常规定饱和时UCES=1V。由于三极管的输入特性很陡，通常认为饱和时的UBES和导通时的UBE相等（硅管：0.7V，锗管0.3V）在数字电路中，为了更接近理想开关，规定饱和时UCES=0.3V。输入特性0uBE/ViB/μAUBES饱和区截止区ICSIBSIB=0UCCuCEiC0输出特性UCES临界饱和电压UCES=0.6-0.7第7页,共56页，2024年2月25日，星期天将三极管刚刚从放大进入饱和时的状态称为：临界饱和状态。当输入信号uI=UIH=3.2V时iCuCEuOui=3.2ViBTRcRBUCCIB=0UCCuCEiC0输出特性ICSIBSUCES临界饱和集电极电流：定义饱和深度：临界饱和基极电流：可靠饱和条件为：iB≥IBSUCESBCEUBES等效电路第8页,共56页，2024年2月25日，星期天3.三极管三极管的动态开关特性当基极施加一矩形电压uI时截止到饱和所需的时间称为开启时间ton，它基本上由三极管自身决定。iC、uO波形不够陡峭，

iC、uO滞后于uI，即三极管在截止与饱和状态转换需要一定的时间。这是由三极管的结电容引起的，内部载流子的运动过程比较复杂。uI

iC

uO

UIL

UIL

ICS

0

Ucc

UCES

tontoff饱和到截止所需的时间称为关闭时间toff，它与饱和深度S有直接关系，S越大toff越长。第9页,共56页，2024年2月25日，星期天三极管非门①uA＝0V时，三极管截止，iB＝0，iC＝0，输出电压uY＝VCC＝5V②uA＝5V时，三极管导通。基极电流为：iB＞IBS，三极管工作在饱和状态。输出电压uY＝UCES＝0.3V。三极管临界饱和时的基极电流为：第10页,共56页，2024年2月25日，星期天2.1.3二极管门电路1、二极管与门Y=AB第11页,共56页，2024年2月25日，星期天2、二极管或门Y=A+B第12页,共56页，2024年2月25日，星期天RAABCFRBRCTP1D4D5D1D2D3D1D2D3

和RA构成二极管与门。D4D5

为电平移位二极管。T、RC、RB构成反相器。当ABC输入中只要有一个为0.3V时：VP1=0.3+0.7=1V,二极管正向导通压降＝0.7VT截止，F=VCC当ABC输入全为3.6V时:VP1=2.1VT饱和

F=Vces2=0.3V全高为低，一低出高。是与非门。DTL逻辑门电路电路组成工作原理：稳态0.3V3.6V5V第13页,共56页，2024年2月25日，星期天

2.1.4正负逻辑

在数字系统中，逻辑值是用逻辑电平表示的。若用逻辑高电平UOH表示逻辑“真”，用逻辑低电平UOL表示逻辑“假”，则称为正逻辑；反之，则称为负逻辑。本教材采用正逻辑。当规定“真”记作“1”，“假”记作“0”时，正逻辑可描述为：若UOH代表“1”，UOL代表“0”，则为正逻辑；反之，则为负逻辑。

UOH和UOL统称为逻辑电平，其值因逻辑器件内部结构不同而异(后述)。

UOH和UOL的差值(叫逻辑摆幅)愈大，则“１”和“0”的区别越明显，电路可靠性越高。第14页,共56页，2024年2月25日，星期天TTL—晶体管-晶体管逻辑集成电路2.2TTL逻辑门电路集成门电路双极型TTL(Transistor-TransistorLogicIntegratedCircuit,TTL)ECLNMOSCMOSPMOSMOS型（Metal-Oxide-

Semiconductor，MOS）MOS—金属氧化物半导体场效应管集成电路(EmitterCoupledLogic)第15页,共56页，2024年2月25日，星期天2.2.1TTL与非门的基本原理TTL与非门的内部结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCNNPT1是输入级（与门）T2是放大级T3、T4

、T5

是输出级（非门）第16页,共56页，2024年2月25日，星期天图3-2多射极晶体管的结构及其等效电路第17页,共56页，2024年2月25日，星期天1.任一输入为低电平（0.3V）时“0”1V不足以让T2、T5导通三个PN结导通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止uouo=5-uR2-ube3-ube43.6V高电平！NNP第18页,共56页，2024年2月25日，星期天+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全导通电位被嵌在2.1V全反偏

1V截止2.输入全为高电平（3.6V）时或输入全甩空T2、T5饱和导通uo=0.3V输出低电平输入悬空，相当于输入“1”NNP第19页,共56页，2024年2月25日，星期天输入、输出的逻辑关系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC第20页,共56页，2024年2月25日，星期天2.2.2TTL与非门的外特性及主要参数外特性：指的是电路在外部表现出来的各种特性。掌握器件的外特性及其主要参数是用户正确使用、维护和设计电路的重要依据。下面介绍手册中常见的特性曲线及其主要参数。

第21页,共56页，2024年2月25日，星期天TTL与非门的外特性及主要参数（一）电压传输特性

TTL与非门输入电压UI与输出电压UO之间的关系曲线，即UO=f（UI）。截止区：当UI≤0.6V，Ub1≤1.3V时，T2、T5截止，输出高电平UOH=3.6V。线性区：当0.6V≤UI≤1.3V，0.7V≤Ub2＜1.4V时，T2导通，T5仍截止，UC2随Ub2升高而下降，经T3、T4射随器使UO下降。转折区：当UI≥1.3V时，输入电压略微升高，输出电压急剧下降，因为T2、T3、T4、T5均处于放大状态。饱和区：UI继续升高，T1进入倒置工作状态Ub1=2.1V，此时T2、T5饱和，T3、T4截止，输出低电平UOL=0.3V，且UO不随UI的增大而变化。

第22页,共56页，2024年2月25日，星期天ABCDETTL与非门的外特性及主要参数根据电压传输特性，可以求出TTL与非门几个重要参数：输出高电平UOH和输出低电平UOL

、阈值电压UTH、开门电平UON和关门电平UOFF

、噪声容限等。1.输出高电平UOH和输出低电平UOL

：

AB段所对应的输出电压为UOH。DE段所对应的输出电压为UOL。一般要求UOH≥3V，UOL＜0.4V。3.开门电平UON：指的是输出电平UO=0.3V时，允许输入高电平的最小值。UON典型值为1.4V，一般产品要求UON≤1.8V。4.关门电平UOFF：指的是在保证输出电压为额定高电平UOH的90%时，允许输入低电平的最大值。一般产品要求UOFF≥0.8V。2.阈值电压UTH：CD段中点所对应的输入电压称为阈值电压UTH，也称门槛电压。UTH=1.3～1.4V。第23页,共56页，2024年2月25日，星期天低电平噪声容限U

NL：高电平噪声容限U

NH：

噪声容限TTL与非门的外特性及主要参数噪声容限表示门电路抗干扰能力的参数。第24页,共56页，2024年2月25日，星期天（二）输入特性输入电流与输入电压之间的关系曲线，即II=f（UI）。1.输入短路电流IIS（输入低电平电流IIL）当UIL=0V时由输入端流出的电流。2.输入漏电流IIH（输入高电平电流）指一个输入端接高电平，其余输入端接低电平，流入该输入端的电流，约10μA左右。TTL与非门的外特性及主要参数假定输入电流II流入T1发射极时方向为正，反之为负。前级驱动门导通时，IIS将灌入前级门，称为灌电流负载。前级驱动门截止时，IIH从前级门流出，称为拉电流负载。第25页,共56页，2024年2月25日，星期天TTL与非门的外特性及主要参数（三）输入负载特性

UI在一定范围内会随着Ri的增加而升高，形成Ui=f（Ri）变化曲线，称为输入负载特性。若要使与非门稳定在截止状态，输出高电平，应选择Ri＜ROFF(0.7k)。若要保证与非门可靠导通，输出低电平，应选择Ri≥RON(1.5k)。第26页,共56页，2024年2月25日，星期天TTL与非门的外特性及主要参数（四）功耗功耗有静态功耗和动态功耗之分。动态功耗指的是电路发生转换时的功耗。静态功耗指的是电路没有发生转换时的功耗。静态功耗有空载导通功耗PON和空载截止功耗POFF两个参数。

1.空载导通功耗PON指的是输出端开路、输入端全部悬空、与非门导通时的功耗。标准TTL芯片PON≤50mW。

2.空载截止功耗POFF指的是输出端开路、输入端接地、与非门截止时的功耗。标准TTL芯片POFF≤25mW。第27页,共56页，2024年2月25日，星期天

1.扇入系数NI是指输入端的个数。

2.扇出系数NO表示门电路带负载能力的大小，NO表示可驱动同类门的个数。NO分为两种情况，一是灌电流负载NOL，二是拉电流负载NOH。NO=min（NOL，NOH）。

IOLmax为驱动门的最大允许灌电流，IIL是一个负载门灌入本级的电流。IOHmax为驱动门的最大允许拉电流，IIH是负载门高电平输入电流。（五）扇入系数NI和扇出系数NOTTL与非门的外特性及主要参数第28页,共56页，2024年2月25日，星期天（六）平均传输延迟时间平均传输延迟时间tpd：TTL与非门的外特性及主要参数平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。

导通延迟时间tPHL：输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间。截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间。通常tPLH＞tPHL，tpd越小，电路的开关速度越高。一般tpd=10ns～40ns。第29页,共56页，2024年2月25日，星期天两个TTL门输出端并联情况2.2.3OC门和三态门第30页,共56页，2024年2月25日，星期天RLUCC1.集电极开路的与非门（OC门）输入全1时，输出=0；输入任0时，输出悬空+5VFR2R13kT2R3T1T5b1c1ABC&符号应用时输出端要接一上拉负载电阻RL。&第31页,共56页，2024年2月25日，星期天

OC门可以实现“线与”功能。&&&UCCF1F2F3F分析：F1、F2、F3任一导通，则F=0。F1、F2、F3全截止，则F=1。输出级RLUCCRLT5T5T5

F=F1F2F3第32页,共56页，2024年2月25日，星期天2.三态门E—控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、结构第33页,共56页，2024年2月25日，星期天+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理(1)控制端E=0时的工作情况：01截止第34页,共56页，2024年2月25日，星期天+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端E=1时的工作情况10导通截止截止高阻态第35页,共56页，2024年2月25日，星期天&ABF符号功能表三、三态门的符号及功能表&ABF符号功能表使能端高电平起作用使能端低电平起作用第36页,共56页，2024年2月25日，星期天E1E2E3公用总线=０=１=０三态门主要作为TTL电路与总线间的接口电路。四、三态门的用途工作时，E1、E2、E3分时接入高电平。总线是一种内部结构，它是cpu、内存、输入、输出设备传递信息的公用通道第37页,共56页，2024年2月25日，星期天2.3CMOS逻辑门电路前面介绍的TTL采用的都是双极型晶体管，两种载流子参与导电，称为双极型集成电路。本节介绍只有一种载流子参与导电的单极型逻辑门电路--MOS集成电路。

MOS集成电路主要包括NMOS、PMOS以及CMOS电路。电路具有以下特点：制造工艺简单、成品率高、功耗低、集成度高、抗干扰能力强，适合大规模集成电路。第38页,共56页，2024年2月25日，星期天各类绝缘栅场效应三极管的特性曲线绝缘栅场效应管N沟道增强型P沟道增强型第39页,共56页，2024年2月25日，星期天绝缘栅场效应管

N沟道耗尽型P沟道耗尽型第40页,共56页，2024年2月25日，星期天MOS管的开关特性（一）MOS管的基本开关电路以增强型NMOS管基本开关电路为例当uI<UGS（TH）时，MOS管工作在截止区，当uI>UGS（TH）时，沟道电阻变得很小，我们可以将MOS管看作是一个电压控制的电子开关TuIuOUDDRDDGSUGS(TH)UDSID0UGSID0输出为低电平，uO=UOL≈0V输出即为高电平，uO=UOH≈UDDUGS<UGS(TH)UGS>UGS(TH)第41页,共56页，2024年2月25日，星期天（二）MOS管的开关等效电路截止时漏源间的内阻ROFF很大，可视为开路C表示栅极的输入电容。数值约为几个皮法因此这个电阻一般情况不能忽略不计导通时漏源间的内阻RON约在1KΩ以内，且与UGS有关（UGS

↑→RON↓

）开关电路的输出端不可避免地会带有一定的负载电容，所以在动态工作时，漏极电流ID和输出电压UO=UDS的变化会滞后于输入电压的变化，这一点和双极型三极管是相似的。

DGSCDGSCRON导通时截止时UDSID0UGS<UGS(TH)UGS2UGS2>UGS1UGS1RON2RON1ROFFSDGIDUDSUGS特性曲线越陡，表示RON越小RON2<RON1第42页,共56页，2024年2月25日，星期天CMOS反相器PMOSNMOS1.输入低电平UIL=0V:UGS1＜UT1T1截止|UGS2|＞UT2电路中电流近似为零，UDD主要降在T1，输出高电平UOH≈UDD。T2导通2.输入高电平UIH=UDDT1通、T2止，UDD主要降在T2，输出低电平UOL≈0V。实现逻辑非功能：漏极相连作输出端（一）CMOS反相器组成及原理两管特性对称，NMOS管的衬底接到电路的最低电位，PMOS管的衬底接到电路的最高电位。衬底与漏源间的PN结始终处于反偏。柵极相连作输入端电源电压UDD＞UT1+|UT2|，UDD适用范围较大(3～18V)。

UT1：NMOS的开启电压;

UT2：PMOS的开启电压。第43页,共56页，2024年2月25日，星期天CMOS反相器（二）CMOS反相器传输特性AB段：由于UI=UGS1＜UT1，|UGS2|＞|UT2|，故T1截止，T2导通。输出高电平UOH≈UDD。CD段：UI=UGS1＞UT1，T1导通。UI＞UDD–|UT2|，则|UGS2|＜|UT2|，T2截止。输出低电平UOL≈0V。电源电压UDD＞UT1+|UT2|，T1和T2的参数对称，UT1=|UT2|。

UT1：NMOS的开启电压;

UT2：PMOS的开启电压。BC段：由于UT1＜UI＜UDD–|UT2|，所以UGS1

＞UT1，|UGS2|＞|UT2|，T1和T2同时导通。

T1和T2参数完全对称的情况下，CMOS反相器的阈值电压等于电源电压的一半，获得较大的噪声容限。转折区的变化率很大，CMOS反相器更接近于理想开关特性。第44页,共56页，2024年2月25日，星期天CMOS反相器（三）CMOS反相器噪声容限在每个固定的UDD情况下，UNL和UNH始终相等。国产4000系列CMOS电路的测试结果表明，UNL=UNH≥30%UDD。

随着电源电压UDD的增加，噪声容限也相应地变大。为了提高CMOS反相器的噪声容限，可以适当提高电源电压UDD

。第45页,共56页，2024年2月25日，星期天CMOS反相器（四）CMOS反相器传输延迟时间

CMOS反相器的输出电阻比TTL电路的输出电阻大，容性负载对前者传输延迟时间会产生更大的影响。

CMOS反相器的输出电阻与UIH（UIH≈UDD

）有关，因此CMOS反相器的传输延迟时间与UDD有关。根据CMOS反相器的互补对称性可知，当反相器接容性负载时，它的导通延迟时间tPHL和截止延迟时间tPLH是相等的。CMOS反相器的平均传输延迟时间约为10ns。第46页,共56页，2024年2月25日，星期天工作原理：1.C为低电平：T1、T2截止，传输门相当于开关断开。CL上电压保持不变，传输门可以保存信息。2.C为高电平：T1、T2中至少有一只管子导通，使UO=UI，相当于开关闭合，传输门传输信息。结论：传输门相当于一个理想的双向开关。CMOS传输门（TG）

CMOS传输门与CMOS反相器一样，也是构成各种逻辑电路的一种基本单元电路。

组成：T1是NMOS管，T2是PMOS管，开启电压分别为UT1、UT2，设UDD＞（UT1+|UT2|），T1和T2的参数对称。有一对互补的电压控制信号，CL为负载电容。信号特点：CMOS传输门的输出与输入端可以互换。一般输入电压变化范围为0～UDD，控制电压为0或UDD。

逻辑符号门控信号传输门的导通电阻为几百欧，截止电阻达50MΩ以上，平均延迟时间为几十至一二百ns。

第47页,共56页，2024年2月25日，星期天2.4逻辑门的接口电路

TTL门驱动CMOS门

系统设计的需要，将从速度、复杂性和功能等方面选择合适的系列芯片，或者从几种系列中选择性能最佳的芯片，组装起来。在不同逻辑器件混合使用的系统中，常常碰到不同系列逻辑芯片的接口问题。

CMOS门驱动TTL门

门电路带负载的接口电路

第48页,共56页，2024年2月25日，星期天有两个方面的接口问题需要考虑。1.驱动门为负载门提供足够大的灌电流和拉电流。驱动门与负载门电流之间的驱动应满足：

IOH(max)≥nIIH(max)

，IOL(max)≥mIIL(max)

（n和m是负载电流的个数）2.驱动门的输出电压应在负载门所要求的输入电压范围内。驱动门与负载门之间的逻辑电平应满足：

UOH(min)≥UIH(min)，UOL(max)≤UIL(max)。逻辑门的接口电路

第49页,共56页，2024年2月25日，星期天TTL门驱动CMOS门

TTL采用74LS系列，CMOS采用74HC系列，且电源电压相同都为5V。只有一个条件不满足，TTL门电路输出高电平2.7V，CMOS电路的输入高电平要求高于3.5V。

1.电源电压相同接一上拉电阻Rx，使TTL门电路的输出高电平升高至电源电压，以实现与74HC电路的兼容。

第50页,共