现代电子线路07数字电路基础

第七章：数字电路基础本章内容：§7.1 数字电路概述§7.2 基本逻辑门电路§7.3 TTL逻辑 门电路§7.4 逻辑函数及其表示方法§7.5 逻辑函数的化简法Date 1School of Physics, §7.1 数字电路概述1、数字信号tu(t)高电平低电平上升沿下降沿数字信号表示数字量的信号，研究时要注重它的有无或出现次数，数字信号的出现时间一般由时钟信号控制，而取值的离散性更使数字信号在处理、存储和传输等方面比模拟信号有很多优势。一、数字电路的特点正逻辑高电平 逻辑 “1”低电平 逻辑 “0”一般情况下，采用正逻辑。负逻辑高电平 逻辑 “0”低电平 逻辑 “1”Date 2School of Physics, 数字电路： 处理数字信号的电路称为数字电路。 、数字电路中的电子器件工作于饱和状态或截至状态，起开关作用； 、基本电路单元结构简单（逻辑门电路、触发器），易于大规模集成； 、研究对象是 输出与输入信号间的逻辑关系（因果关系），即电路的逻辑功能； 、基本数字电路：组合逻辑电路时序逻辑电路（寄存器、计数器、脉冲发生器、脉冲整形电路） 、易于采用 EDA工具进行分析与设计； 、应用范围非常广泛。2、数字电路的特点Date 3School of Physics, 二、数制与码制1、数制数制是指进位计数的方法与规则，如十进制、二进制等等。 、十进制逢十进一、借一当十(123.45)10 1×102 2×101 3×100 4×10-1 5×10-2位置表示法 多项式表示法通式：权模Date 4School of Physics, 、二进制权模 逢二进一、借一当二 、 R进制权模 逢 R进一、借一当 R 、十六进制 逢 16进一、借一当 16系数： 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 10、 11、 12、 13、 14、 15表示为： 0、 1、 2、 3、 4、 5、 6、 7、 8、 9、 A、 B、 C、 D 、 E、 FDate 5School of Physics, 、数制间的转换 、 R进制转换成十进制方法：按权展开，求和。 、十进制转换成 R进制方法： 整数部分：除 R取余，逆序排列小数部分：乘 R取整，顺序排列整数 小数1326 余 123 余 021 余 120 余 1逆序0.375× 20.75 取整得 0× 20.751.5 取整得 1× 20.51.0 取整得 1顺序Date 6School of Physics, 、其它数制间的转换方法：先转成十进制数，再转成所需数制。特例：十六进制和二进制的相互转换十六进制转二进制：将每位十六进制数转成 4位二进制数，依序排列即可；二进制转十六进制：以小数点为基准，整数部分从右往左，小树部分从左往右，将二进制数按 4位一组分组，不足位置补 0，然后将每组的 4位二进制数转换成 1位十六进制数，依序排列即可。Date 7School of Physics, 2、二进制运算 * 、四则运算Date 8School of Physics, 、计算机中的数值表示无符号数：没有符号位，表示正数。 8位无符号整数可表示 0 255；有符号数：第 1位（最高位）为符号位， “0”表示正数， “1”表示负数。8位有符号整数可表示 -128 127；定点数：小数点固定浮点数：小数点不固定，由符号位、指数部分、小数部分组成。定点整数：没有小数部分定点小数：纯小数，默认小数点在符号位之后10111001 -0.0111001single float： X XXXXXXX XXXXXXXXXXXXXXXXXXXXXXXX符号位 指数部分（ 7位） 小数部分（ 24位）± B CDate 9School of Physics, 、原码、反码、补码原码：将数值表示成二进制数，并在最高位增加一个符号位，正数为 0，负数为 1，即得到该数值的原码。反码：正数的反码等于原码，负数的反码为保留符号位，按位求反。补码：正数的补码等于原码，负数的补码为反码加 1。Date 10School of Physics, 3、十进制数的二进制代码十 进 制数 8421 码 （ BCD码 ） 2421码 5211码0 0 0 0 0 0 0 0 0 0 0 0 01 0 0 0 1 0 0 0 1 0 0 0 12 0 0 1 0 0 0 1 0 0 1 0 03 0 0 1 1 0 0 1 1 0 1 0 14 0 1 0 0 0 1 0 0 0 1 1 15 0 1 0 1 1 0 1 1 1 0 0 06 0 1 1 0 1 1 0 0 1 0 0 17 0 1 1 1 1 1 0 1 1 1 0 08 1 0 0 0 1 1 1 0 1 1 0 19 1 0 0 1 1 1 1 1 1 1 1 1权 8 4 2 1 2 4 2 1 5 2 1 1 、有权代码Date 11School of Physics, 十 进 制数 余 3 码 循 环码 （格雷 码 ） 余 3循 环码0 0 0 1 1 0 0 0 0 0 0 1 01 0 1 0 0 0 0 0 1 0 1 1 02 0 1 0 1 0 0 1 1 0 1 1 13 0 1 1 0 0 0 1 0 0 1 0 14 0 1 1 1 0 1 1 0 0 1 0 05 1 0 0 0 0 1 1 1 1 1 0 06 1 0 0 1 0 1 0 1 1 1 0 17 1 0 1 0 0 1 0 0 1 1 1 18 1 0 1 1 1 1 0 0 1 1 1 09 1 1 0 0 1 1 0 1 1 0 1 0 、无权代码二进制数 0 0 1 0 1求异循环码 0 1 1 1Date 12School of Physics, 4、字符编码 * 、 ASCII码（美国信息交换标准代码）American Standard Code for Information Interchangeb3b2b1b0 b6b5b4000 001 010 011 100 101 110 1110000 NUL DLE SP 0 P p0001 SOH DC1 ! 1 A Q a q0010 STX DC2 “ 2 B R b r0011 ETX DC3 # 3 C S c s0100 EOT DC4 $ 4 D T d t0101 ENQ NAK % 5 E U e u0110 ACK SYN K k 1100 FF FS , N n 1111 SI US / ? O _ o DELb7为奇偶校验位国际标准 ISO 646 Date 13School of Physics, 、 通用字符集 (UCS： Universal Character Set)编码长度 32位，目前只分配了 16位共 65534个字符，包含了用于表达所有已知语言的字符，不仅包括拉丁语、希腊语、斯拉夫语、希伯来语、阿拉伯语、亚美尼亚语和乔治亚语的描述，还包括中文、日文和韩文这样的象形文字，以及平假名、片假名、孟加拉语、旁遮普语果鲁穆奇字符 (Gurmukhi)、泰米尔语、印 ·埃纳德语 (Kannada) 、 Malayalam、泰国语、老挝语、汉语拼音(Bopomofo)、 Hangul、 Devangari、 Gujarati、 Oriya、 Telugu等等。ISO10646 、汉字编码国家标准（ 16位）GB2312：收录 6763个简体字；GBK：对 GB2312的扩充，收入中、日、韩汉字 20912个；GB18030：对 GBK的扩展，收入中、日、韩汉字 27533个， GB18030是中国所有非手持 /嵌入式计算机系统的强制实施标准。 Date 14School of Physics, §7.2 基本逻辑门电路一、晶体三极管的开关特性1、晶体管工作状态UCEIC0 (V)(mA)放大区饱和区截止区临界饱和线 、放大状态晶体管工作在放大区，发射结正偏，集电结反偏。Date 15School of Physics, UCEIC0 (V)(mA)放大区饱和区截止区临界饱和线 、饱和状态晶体管工作在饱和区，发射结正偏，集电结正偏。CE间近似于短路，相当于开关的接通状态。 、截止状态晶体管工作在截止区，发射结反偏，集电结反偏。CE间近似于断路，相当于开关的断开状态。Date 16School of Physics, 2、晶体管的开关时间0uit0icticm0u0tUom0.9icm0.1icmtd trtonts tftoff开启时间：关断时间：延迟时间上升时间退饱和时间下降时间ui uoRcRbicVCCDate 17School of Physics, 二、二极管门电路1、二极管与门 VCC（ 5V）RABCY二极管与门电路AB Y&C只有在 A、 B、 C都接高电平 5V时，二极管截止，输出 Y才为高电平。该电路具有与门的逻辑功能。Date 18School of Physics, 2、二极管或门 ABCY二极管或门电路AB Y1CA、 B、 C任何一个都接高电平 5V时，输出 Y即为高电平。该电路具有或门的逻辑功能。RDate 19School of Physics, 三、三极管非门电路RcR1VCCA Y三极管非门电路A Y1-VEER2Date 20School of Physics, 四、复合门电路（ DTL电路）DTL与非门电路AB Y&CDTL与非门电路A、 B、 C任何一个接低电平（ 0.3V）时， P被钳位在 1V左右， D4、 D5、 T截止，输出 Y为高电平；Diode Transistor LogicA、 B、 C都接高电平（ 5V）时， D1、 D2、 D3均截止，此时RcYVCC（ 5V）R1ABCPR2T2k 3k5kD1D2D3D4 D5这个电流很容易使 T饱和，输出 Y为低电平。Date 21School of Physics, §7.3 TTL逻辑 门电路 *一、 TTL与非门电路Transistor Transistor LogicTTL与非门电路1、电路结构e1 e2 e3bc等效e1e2e3cb类似与门R5VCC（ 5V）ABCT4R14kT2T1T3YR2R31301.6k1k输入级 中间级 输出级DDate 22School of Physics, 2、工作原理 、不防设 A为低电平（ 0.2V）则T1管深度饱和T2、 T3截止，Y为高电平R5VCC（ 5V）ABCT4R14k uB1T1T3YR2R31301.6k1kDiB1T2Date 23School of Physics, 、T1管工作于倒置放大状态，Y为低电平T2饱和，D、 T4截止， T3深度饱和，R5VCC（ 5V）ABCT4R14kT2T1T3YR2R31301.6k1kDDate 24School of Physics, 0u0/Vui/V3.60.6 1.4 3.6a bcd e3、电压传输特性ab段： ui1.4V， T2、 T3饱和， T4、D截止，输出低电平。截止区线性区转折区饱和区Date 25School of Physics, 4、输入端噪声容限低电平噪声容限：高电平噪声容限：输出低电平的最大值输出高电平的最小值Date 26School of Physics, 1、负载能力拉电流负载：输出高电平时，负载电流的增大会使输出电压下降；灌电流负载：输出高电平时，负载电流的增大会使输出电压下降。负载能力用扇出系数表示，一般的 TTL门电路的扇出系数为 8 10。二、 TTL与非门的主要性能参数Date 27School of Physics, 2、传输延迟时间0uit0.5Uim0u0tUomUim0.5Uomtpd1 tpd2平均传输延迟时间：Date 28School of Physics, 三、抗饱合 TTL门电路1、肖特基势垒二极管 （ SBD Schottky barrier diode）SBD符号利用铝和 N型硅形成势垒，导通阈值电压约为 0.4V，将三极管 BC间的电压钳位，使三极管无法进入深度饱和。Date 29School of Physics, 2、电路Date 30School of Physics,