可编程序控制器试题与答案_第1页
可编程序控制器试题与答案_第2页
可编程序控制器试题与答案_第3页
可编程序控制器试题与答案_第4页
可编程序控制器试题与答案_第5页
已阅读5页，还剩42页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

思考题：进程的敏感信号表指的是什么？简述敏感信号表在进程中的作用？进程的敏感信号表指的是什么？简述敏感信号表在进程中的作用？进程的“敏感信号表” 也称敏感表，是进程的激活条件，可由一个或多个信号组成，各信号间以“， ”号分隔。当敏感信号表中的任一个信号有事件发生，即发生任意变化，此时，进程被激活，进程中的语句将从上到下逐句执行一遍，当最后一条语句执行完毕之后，进程即进入等待挂起状态，直到下一次敏感表中的信号有事件发生，进程再次被激活，如此循环往复。VHDL 复习题1 什么是 VHDL？简述 VHDL 的发展史。答： VHDL 是美国国防部为电子项目设计承包商提供的，签定合同使用的，电子系统硬件描述语言。1983 年成立 VHDL 语言开发组，1987 年推广实施，1993 年扩充改版。VHDL是 IEEE 标准语言，广泛用于数字集成电路逻辑设计。2 简述 VHDL 设计实体的结构。答：实体由实体名、类型表、端口表、实体说明部分和实体语句部分组成。根据 IEEE 标准，实体组织的一般格式为：ENTITY 实体名 ISGENERIC(类型表)； -可选项PORT(端口表)； -必需项实体说明部分； -可选项BEGIN实体语句部分；END ENTITY 实体名；3 分别用结构体的 3 种描述法设计一个 4 位计数器。答： 用行为描述方法设计一个 4 位计数器如下，其它描述方法，读者可自行设计。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_unsigned.all;ENTITY countA ISPORT (clk,clr,en:IN STD_LOGIC;Qa,qb,qc,qd:OUT STD_LOGIC);END countA;ARCHITECTURE example OF countA ISSIGNAL count_4:STD_LOGIC_vector (3 DOWNTO 0);BEGINQa sel sel sel sel sel sel sel sel y y y y y y y y y q q Q Q = 0 ； END CASE ； END test ； 【参考答案】： CASE语句应该存在于进程PROCESS内
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论