多功能数字钟的设计与实现项目设计方案

1 多功能数字钟的设计与实现项目设计方案 1 数字钟设计功能及方案论证 基本功能： 1） 设计一个数字钟。要求用六位数码管显示时间，格式为 00： 00： 00。 2） 具有 60 进制和 24 进制（或 12 进制）计数功能，秒、分为 60 进制计数，时为 24 进制（或 12 进制）计数。 3） 有译码、七段数码显示功能，能显示时、分、秒计时的结果。 扩展功能： 1） 设计提供连续触发脉冲的脉冲信号发生器， 2）具有 校时单元、闹钟单元和整点报时单元。 方案论证： 方案一：用逻辑门电路直接搭接数字钟电路，此方案所需元件众多，频率稳定性差，电路复 杂，所以不采用此方案。 方案二：用计数器 74及译码器 74芯片组成电路，用555 振荡器及分频器产生 1号供计数器技术，较之第一种方案容易实现。 方案三：用单片机实现计数及显示等，这种方案简单明了，电路简单只需要写好程序就可以，容易达到任务要求。但单片机对个人能力要求较高，鉴于还没有学习单片机方面知识，所以不使用第三种方案。 综上，决定采用第二种方案。 2 2 设计原理及框图 1） 计数器电路：计数器电路由秒计数器、分计数器及时计数器构成。根据设计要求，其中，时计数器为 24 进制，分计数器及 秒计数器为 60 进制计数器。 2） 译码显示电路：由 74片组成的译码电路将计数器输出的 8421转化为数码管所需的逻辑状态，并为保证数码管正常工作提供足够工作电流。 3） 整点报时电路：在数字钟电路出现整点时，数字钟会自动报时，其工作方式是发出连续的音频声波，复杂一些的可以是实时语音或音乐提示。 4） 定时闹钟电路：要求可以设定一个指定的时间，是数字钟在指定时刻发出信号，使蜂鸣器“闹时”。 5） 555 振荡器电路：石英晶体振荡器电路给数字钟提供一个频率稳定的 32768方波信号，可保证数字钟的走时准确及稳定。 6） 分频器电路：分频器电路将 32768高频方波信号经分频后得到 1方波信号供秒计数器进行计数。 数字钟原理框图如下： 3 图 数字钟原理框图 3 电路模块分析 数器电路 计数器电路我选择的是 74片。 74数器是一种中规模二 十进制异步计数器，管脚图如图。 计数器置 0端，同时为 1 有效； 置 9 端，同时为 1 时有效；若用 出，为二进制计数器；如 B 为输入， 输出五进制计数器； 将 B 相连， A 做为输入端， 出十 进制计数器；若 A 输入端相连， B 为输入端，电路为二 4 图 74脚图 表 74能表 60 进制计数器 设计时， 十进制计数器， 六进制计数器，由 74 数两次， C 开始计数，由于计数器为异步计数器，则当计数器达到 60 时，计数器立刻清零并向高位进一，达到 了本实验 60 进制的计数功能。 5 图 60 进制计数器 24 进制计数器 设计时原理同 60 进制， 二进制计数器， 十进制计数器，由 74功能原理可知 ，当 数两次， C 开始计数，由于计数器为异步计数器，则当计数器达到 24 时，计数器立刻清零并向高位进一，达到了 24 进制的计数功能。 图 24 进制计数器 数器 总电路 如图 数字钟的时间计数单元的电路连接图。 6 图 计数单元电路连接图 译码显示单元电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变 成相应的数字。用于驱动 段数码管的译码器常用的有 7474 译码器 /驱动器，其输出是 输出且低电平有效，专用于驱动 段显示数码管。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。 74码器 74 译码器 /驱动器，其输出是 输出且高电平有效，专用于驱动 段共阴极显示数码管。其功能是把输入的 8421 成七段输出 由七段数码管显示相应的数。由 74 段共阴极数码管组成一位数码显示电路。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字显示。在译码器输出与数码管之间串联的 R 为限流电阻。当数字钟的计数器在 冲的作用下，就应将其状态显示成清晰的数字符号。 74管脚如图 管脚图中，管脚 是低电平是起作用 . 7 图 74脚图 表 74能表 数码管显示器 码管使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这 7 个发光二极管 a 到 g 分别由相应的 段译码器来驱动，其中每一笔划都是对应一个字母表示， 小数点“ .”。 码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数位。 脚功能图如图 示。 8 图 脚图 图 七段数码管内外结构图 译码显示 电路 译码显示电路由共阴极译码器 74七段数码管 成，其连接图如图 示。 图 译码显示电路连接图 9 时电路 当重新接通电源或走时出现误差时都需要 对时间进行校正，所以数字钟应当具有校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数，所以，必须要有两个控制开关分别控制分个位和十个位的脉冲信号。在校时时，应截断分个位或者时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。还可以加入小电容防止计数抖动。 图 校“时”、校“分”电路。 图 校时电路图 整点报时电路 根据要求，电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50 秒到 59 分 59 秒期间时，报时电路报时控制信号。当时间在 59 分 50 秒到 59 分 59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、 9 和 5，因此可将分计数器十位的 、个位的 及秒计数器十位的 相与，从而产生报时控制信号。 10 我选择了蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与高电位相连。在 59 分 50 秒时，蜂鸣器接高电平开始工作，直到到达整点停止。 整点报时电路如图 示。 图 整点报时电路 定时闹钟电路 定时闹钟电路需要在某个设定的时刻发出信号，或驱动音响电路“闹时”。无论是什么要求，时间都必须准确，即信号的开始时刻与持续时间必须满足规定的要求。在本数字钟设计中，选用了四片74位比较器实现。 其中 74较器的管脚图与真值表如下： 图 74脚图 11 表 74较器功能表 令 74较器的一对输入接小时和分钟时计数器的输出，另外一对接四位拨码开关，当小时和分钟计数器的输出与拨码开关的值完全相等时，四片比较器输出都为高电平，经四输入与非门后输出到蜂鸣器，在一分钟内蜂鸣器导通，例如，拨码开关依次为0000,0110,0011,0000,此时表示为 6 点 30 分，当计数器的输出也为 6点 30 分时，蜂鸣器导通。定时闹钟电路图如下： 图 定时闹钟电路 12 555 振荡器 多谐振荡器是一种能产生矩形波的自激振荡器，也称方波发生器。“多谐”指矩形波中除了基波成分外，还含有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态。在工作时，电路的状态在这两个 暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。 而在此次设计中，用 555 芯片构成的多谐振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号，震荡频率的精度与稳定度决定了整个数字钟的质量，图是采用集成 555 定时器与 成T=1多谐振荡器，其输出的脉冲频率为 f=1 表 555 触发器状态表 图 多谐振荡器及其输出波形图 13 分频器电路 分频器电路的工作目的主要有两个：第一，产生标准的秒脉冲。第二，是提供电路工作所需要的信号，比如校时电路中用到的 10是为了校时方便而设计。选择计数器作为分频器，计数器有很多元件可以选择，但是要合理充分的利用，选择 3 片中规模集成计数器74以完成上诉功能。因为 555 定时器产生 1信号，第一片的 出 100二片的 出 10三片输出 1过 3 次 1/10 分频后正好是 1标准的秒输入脉冲。 图 分频器部分电路图 将振荡器与分频器电路连接起来，便可得到整个产生 1冲的发生电路。 图 整个脉冲发生电路 14 4 仿真及调试 总体仿真图 仿真开始后，秒电路部分开始以 1s 为周期开始从 059 递增，并向分电路部分进位，同时秒电路清零，分电路同理递增，向时电路进位的同时分电路清零，时电路由 023 递增，随后整个电路清零重新计数，完成数字钟的基本计数功能。 整 体电路仿真图如下： 图 多功能数字钟整体电路仿真图 各功能仿真调试 校时电路仿真调试 当数字钟时间不准确时，则需要手动调整时间。 如下图所示，单刀双掷开 关 别对应着时钟与分钟部分。当开关掷向上方时，数字钟正常工作；当 向下方时，则分钟部分开始以 1s 为周期开始递增，当 向下方时，时钟部分则开始以 1s 15 为周期开始递增。秒钟部分则由 制，当开关闭合时秒钟以 1s 为周期递增；当开关闭合时，秒钟则停止走动。 调整时拨动开关，当调整到正确时间后将开关拨回即可。 图 校时电路仿真图 定时闹钟电路仿真调试 将开关拨至如下图状态，即 01:25 时，开始仿真。 图 钟开关状态 当闹钟电路未运行到 01:25 时，指示灯不亮，即闹钟未响，此时状态如下： 图 闹钟未响时电 路状态图 16 当电路到达 01:25 时，在此一分钟内，指示灯亮，蜂鸣器响，一分钟后恢复初始状态。在此时间内电路状态如下： 图 闹钟响起时电路状态图 整点报时电路仿真 调试 当数字钟距离整点还有 10 秒以上时间时，指示灯不亮，蜂鸣器不响，此时电路状态如下图所示： 图 蜂鸣器未响时电路状态图 当数字钟距离整点差 10 秒以内时间时，指示灯亮起，蜂鸣 器响，持续 10 秒时间后停止，在此时间内电路状态如下图所示： 17 图 整点报时时电路状态图 仿真时出现的问题 一开始定时闹钟电路使用拨码开关时，闹钟不能在指定时刻响起。用探 针测试后发现拨码开关并没有起作用，于是换成单刀单掷开关，闹钟正常工作。 一直无法使蜂鸣器发出声音，不能实现闹钟与整点报时提醒功能。于是在蜂鸣器那里接上一个指示灯，指示亮即表示蜂鸣器响。 振荡器与分频电路的电路搭建完成后，发现显示数字的频率过大，数字跳动过快，经检查发现振荡器的电阻不合适，经计算调节滑变后，便可得到正确频率。 18 5 电路的安装与调试 按照图 示的数字钟电路图，先将秒个位、秒十位、分个位、分十位、时个位、时十位分级焊接，级联后再进行整体计时电路的调试，若此电路能够进行正常计 数，那么一个完整的计时电路就出来了。最后分别将定时闹钟电路、整点报时电路及校时电路等分别安装，经调试没有出现问题，再将它们与计时电路连接。最后进行整体电路（即数字钟）的调试。 总的来说，此次电路图较为复杂，焊接时总会不可避免的出现一些问题。首先由于元器件太多，板子有些焊不下，我放弃了占较大板块的定时闹钟电路，着重于计数器电路与其他拓展模块。 其次在测试校准电路时发现拨动一次脉冲开关，计数器并不能准确加 1，有时会出现加 2 的现象。究其原因发现仅仅由开关构成的校准电路有抖动现象，使得计数器计时不准确，解决办法是可 以在校时电路中加入 小电容防止抖动发生。 实物电路的正面器件图如下： 图 器件图 19 实物电路的反面焊接图如下： 图 焊接图 20 6 结果分析与小结 果分析 通过电路仿真与实物调试，可以表明此次设计的电路可以达到以下要求： 1） 在秒脉冲的作用下，电路开始计数，且时电路为 24 进制，分、秒电路为 60 进制，计数功能符合设计要求。 2） 在显示时钟时间时，拨动时钟调时、调分按钮开关时，时、分均可以调节，校时功能符合设计要。 3） 通过开关来调节所需要的时间，当时钟到达定时时刻时，蜂鸣器响起，指示灯发亮，闹 钟时长为 1 分钟。闹钟功能符合设计要求。 4） 在每一个小时时刻，当时钟到达 59 分 50 秒时，电路发出整点报时信号，持续 10 秒钟后，报时停止。整点报时功能符合设计要求 综上所述，此次的设计电路能达到预期要求，设计成功。 设计小结 在此次的多功能数字钟设计过程中，我更进一步地熟悉了一些常用芯片的结构并且掌握了这些芯片的工作原理和具体的使用方法。这学期数电实验的考试就是做的数字钟，所以在计数模块方面更加熟悉，虽然在方案论证时接触到了许多其他的设计思路，但即使原理不一样，电路不同，依然可以实现同样的功能。因此在选 择不同的方案时，我们应该找到最简单，最经济，最实用的电路。 每次的课程设计，都觉得是在让我们充分利用所学过的理论知识还有自己的想象的能力，检验一个学期来的学习成果，另外还有学习查找资料的方法，以及提高自己处理问题，分析具体情况的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，我们应 21 该更注重实践，而不是为了应付一下考试。通过这次课程设计，我加深了理论知识的理解。在这次的设计电路中我用到了计数器、译码器、分频器、多谐振荡器等，通过自己分析和设计更好地运用了它们，而且还学会了这些器件的具体功能及一些 具体的设计电路。在设计电路的仿真过程中还会用到一些学习软件比如 ，为电路的前期设计提供了很大的便利。 课程设计机会不多，这学期的时间还是比较匆忙，实物部分由于电路板太小，电路较为复杂，来不及调试所以略去了一个模块。虽然比较匆忙，但我已经尽了自己最