msp430时钟设置及应用总结

MSP430 时钟设置及应用总结 *基于 MSP430F1612* 在 MSP430 单片机中，一个时钟周期 = MCLK 晶振的倒数。如果 MCLK 是 8MHz，则一个时钟周期为 1/8us。 一个机器周期 = 一个时钟周期，即 430 每个动作都能完成一个基本操作。 一个指令周期 = 16 个机器周期，具体根据具体指令而定。 另外，指令长度只是一个存储单位，与时间没有必然的关系。 MSP430 单片机的时钟模块主要包括： 三个时钟：辅助时钟 ACLK 、主时钟 MCLK 、子系统时钟 SMCLK 三个振荡器：低频时钟源 LFXT1 、高频时钟源 XT2 、数字控制 RC 振荡 器 DCO 而 MSP430 单片机工作所需时钟就是由这些振荡器振荡后经处理产生的。 (1)ACLK:是 LFXT1CLK 信号经 1/2/4/8 分频后得到的，主要用作低速外围 的时钟 (2)MCLK：是 LFXT1CLK,XT2CLK,DCOCLK 的三者之一决定，由软件选 择，然后经 1/2/4/8 分频后得到，主要用于 CPU 和系统 (3)SMCLK：可由 LFXT1CLK 和 DCOCLK，或者 XT2CLK 与 DCOCLK 决 定，然后经 1/2/4/8 分频后得到,主要用于高速外围模块 MSP430 的时钟模块由 DCOCTL,BCSCTL1,BCSCTL2,IE1,IFG1 这五个寄存 器来确定，具体的功能如下所示： DCOCTL:控制 DCO 振荡器 BCSCTL1:控制 XT2，LFXT1，DCO 振荡，并控制 ACLK 的分频情况 BCSCTL2:设置三个时钟源分别选择什么振荡器 我们在程序里对寄存器的设置，也就是对三个振荡器进行设置，时钟振荡器设 置好了，还要对时钟模块进行设置，也就是让三个时钟模块 MCLK SMCLK ACLK 选择相应的时钟振荡器以得到不同频率的时钟。 PUC 信号后，系统选择内部电阻以实现频率的输出。RSELx = 4 与 DCOx = 3，开始时使 DCO 有一个适中的频率。 MCLK 与 SMCLK 的时钟信号全部来自 DCO，约为 800KHz(芯片手册) 。PUC 信号后将 LFXT1 设置到 LF 模式(XTS=0)， 并且关断 HF 模式(XTS=1)与关断 XT2 振荡器。 (1)DCOCTL:DCO 控制寄存器，地址为 56H，初始值为 60H / 7 6 5 4 3 2 1 0 / DCO2 DCO1 DCO0 MOD4 MOD3 MOD2 MOD1 MOD0 / / DCO0DCO2:DCO Select Bit,定义了 8 种频率之一，而频率由注入直流发生 器的电流定义 / MOD0MOD4:Modulation Bit,频率的微调 / / DCO 的设置：通过设置 DCOCTL 和 BCSCTL1,设置 DCO 的频率 / (1)DCO 的调节： 设置 DCOR 比特来选择是外部电阻还是内部电阻,以确定一个基准频率 通过 BCSCTL1 寄存器的 RSELx 来进行分频，确定时钟频率； 通过 DCOCTL 寄存器中 DCOx 在标称频率基础上分段粗调，选择频率； 通过 DCOCTL 寄存器中 MODx 的值对频率进行细调，选择 DCOx 与 DCOx+1 之间的频率 / 注意：DCO 工作在最高频率时，内部电阻正常值大约为 200k，此时 DCO 的工作频率大约为 5MHz。 例子： /DCOCTL 初始值为 60H，即 DCOCTL |= DCO1 + DCO2; DCOCTL |= DCO0 + DCO1 + DCO2; / Max DCO /MOD0MOD4:Modulation Bit,频率的微调一般保持默认即可 /系统默认情况下，RSELx=4 (2)BCSCTL1(ACLK):Basic Clock System Control 1,地址为 58H,初始值为 84H / 7 6 5 4 3 2 1 0 / XT2OFF XTS DIVA1 DIVA0 XT5V RSEL2 RSEL1 RSEL0 / / RSEL2RSEL0:选择某个内部电阻以决定标称频率（0 最低，7 最高） / XT5V:1,该比特未用，必须选择复位 / DIVA0DIVA1:选择 ACLK 的分频系数。 / DIVA=0,1,2,3(DIVA_0,DIVA_1.),ACLK 的分频系数分别为:1,2,4,8 / XTS:选择 LFXT1 工作在低频晶体模式(XTS=0)还是高频晶体模式(XTS=1) / XT2OFF:控制 XT2 振荡器的开启(XT2OFF=0)与关闭(XT2OFF=1) / BCSCTL1 的设置：初始值为 84H /使用 XT2 振荡器 /控制 XT2 振荡器的开启 (XT2OFF=0)与关闭(XT2OFF=1) BCSCTL1 /清 OSCOFF/XT2 do IFG1 /清 OFIFG OSC_Delay = 255; while(OSC_Delay -);/延时等待 while(IFG1 /直到 OFIFG=0 为止 /RSEL2RSEL0:选择某个内部电阻以决定标称频率（0 最低，7 最高） BCSCTL1 |= RSEL0 + RSEL1 + RSEL2;/ XT2on,max RSEL /选择 ACLK 的分频系数:DIVA=0,1,2,3,ACLK 的分频系数分别为:1,2,4,8 /BCSCTL1 |= DIVA_2;/对 ACLK 进行 2 分频 /(3)BCSCTL2(SMCLK,MCLK):Basic Clock System Control 2,地址为 58H,初始值 为 00H / 7 6 5 4 3 2 1 0 / SELM1 SELM0 DIVM1 DIVM0 SELS DIVS1 DIVS0 DCOR / / DCOR:Enable External Resister,0选择内部电阻， 1选择外部电阻 / DIVS0DIVS1:DIVS=0,1,2,3,对应 SMCLK 的分频因子为 1,2,4,8 / SELS:选择 SMCLK 的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK / DIVM0DIVM1:选择 MCLK 的分频因子,DIVM=0,1,2,3,对应 MCLK 的分频 因子为 1,2,4,8 / SELM0SELM1:选择 MCLK 的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK / / BCSCTL2 的设置：初始值为 00H /设置 BCSCTL2,选定 MCLK 和 SMCLK 的时钟源 XT2,并可以设置其分频因子 /注意：ACLK 只能来源于 LFXT1,可以在 BCSCTL1 里设置 ACLK 的分频， 就是说 ACLK 最大只能为 32768Hz(XIN 与 XOUT 间接 32.768KHz 晶振) /DCOR 一般设置为默认值 /设置 SMCLK 的分频因子,DIVS0DIVS1:DIVS=0,1,2,3,对应 SMCLK 的分频 因子为 1,2,4,8 /BCSCTL2 = DIVS_0; /BCSCTL2 = DIVS_1; /BCSCTL2 = DIVS_2; /BCSCTL2 = DIVS_3; /设置 MCLK 的分频因子 ,DIVM0DIVM1:DIVM=0,1,2,3,对应 MCLK 的分频因 子为 1,2,4,8 /BCSCTL2 = DIVM_0; /BCSCTL2 = DIVM_1; /BCSCTL2 = DIVM_2; /BCSCTL2 = DIVM_3; /BCSCTL2:设置三个时钟源分别选择什么振荡器 /SELM0SELM1:选择 MCLK 的时钟源,0,1:DCOCLK,2:XT2CLK,3:LFXT1CLK /选择 MCLK 时钟源为 XT2, /BCSCTL2 = SELM_2 ; /SELS:选择 SMCLK 的时钟源,0:DCOCLK,1:XT2CLK/LFXTCLK /选择 SMCLK 时钟源为 XT2 /BCSCTL2 = SELS ; /选择 MCLK 与 SMCLK 为 XT2 BCSCTL2 = SELM_2 + SELS; /(4)IE1,Interrupt Enable Register 1 / 7 6 5 4 3 2 1 0 / OFIE / 72 and 0 : These bits may be used by other modules / OFIE:Oscillator fault interrupt enable. 0-Interrupt not enabled / 1-Interrupt enabled /(5)IEG1,Interrupt Flag Register 1 / 7 6 5 4 3 2 1 0 / OFIFG / 72 and 0 : These bits may be used by other modules / OFIE:Oscillator fault interrupt flag. 0 No interrupt pending / 1 Interrupt pending / 在 PUC 信号后，默认情况下由 DCOC