单板、单片高速数据采集系统研究与设计【精品毕业论文】 18715.pdf

电子科技大学 硕士学位论文 单板、单片高速数据采集系统研究与设计 姓名：黄晓雷 申请学位级别：硕士 专业：测试计量技术仪器 指导教师：陈长龄 2001.7.1 学科专业：测试计量技术及仪器 论文题目： y3 g 5 8 0 3 单板、单片高速数据采集系统研究与设计 硕士生：黄晓雷导师：陈长龄教授 摘要 随着科技的发展，数字存储示波器作为常用的检测：e 具，将取代模拟示波器。其广泛应用，为该类仪器的国产 化提出了紧迫的要求。本课题研究将数字存储示波器的核 心部件采集与控制电路集于一体，模块化，以便应用于 通用便携式数字存储示波器。其中，单片采集控制电路采 用f p g a 实现，并给出了仿真结果。还讨论了随机采样电 路、信号调理电路、a d 变换电路的设计，总结了实际工 作中遇到的一些问题和解决办法。 关键词：数字存储示波器f p g a a d c 随机采样 内插 ； a b s t r a c t w i t ht h ed e v e l o p m e n to fs c i e n c ea n dt e c h n o l o g y , t h ed i g i t a l s t o r a g e0 s c i l l o s c o p e a s ac o m m o ni n s t r u m e n t , w i l lr e p l a c e a n a l o g0 s c i l l o s c o p e a tt h em e a nt i m e ，t h eg r o w i n gd o m e s t i c r e q u i r e m e n to fd s 0h a su r g e dr e s e a r c h i n gt a s k si nt h i s a r e a t h es i n g l eb o a r d ，s i n g l ec h i od a t aa c q u i s i t i o ns y s t e m ，w h i c hi s t h ec o r eo fd s 0 ，t r i e st oa s s e m b l et h ec o n 仃o ic i r c u i t so fd a t a a c q u i s i t i o nc i r c u i t si n t oas i n g l ef p g ac h i ot om a k ei ts u i t a b l e f o rp o r t a b l ed s o s i nt h i sa r t i c l ew ea l s od i s c u s st h ed e s i g no f r a n d o m a c q u i s i t i o nc i r c u “，s i g n a lc o n d i t i o nc i r c u i t a dc i r c u i t a n ds 0o n i ne a c hd i g i t a l c i r c u i t ，t h es i m u l a t i n gr e s u l t s a r e g w e n a t e n d o ft h e p a p e r , s o m ep r o b l e m s ，w h i c h a r e e n c o u n t e r e di n d e s i g n i n g ，d e b u g g i n g ，s i m u l m i n gp r o c e s s ，a r e p r e s e n t e da n d t h es o l u t i o n st ot h e ma r eg i v e n k e y w o r d s ： d s o ( d i g i t a ls t o r a g eo s c i l l o s c o p e ) f p g a a d c r a n d o m a c q u i s i t i o n i n t e r p o l a t i o n 电产科技大学硕士论文 第一章绪论 1 1 单板、单片高速数据采集系统的研制意义 电子示波器是电子测量中最常用的测试与测量工具之一，它分为 模拟示波器和数字示波器。模拟示波器可以方便地观察周期信号，但 难于观测到非周期的瞬变信号；同时，由于模拟示波器采用阴极射线 示波管等原因，使其体积大、笨重、功耗大、集成度低，已不能满足 实时、便携的测量要求。随着半导体技术、显示技术及数字技术的飞 速发展，数字化存储示波器的研究与开发也有了很大的发展，高速、 低功耗、便携、多功能已成为其发展方向，也使高性能、低功耗、便 携式、多功能数字存储示波器成为可能。 数字存储示波器( d i g i t i z i n gs t o r a g eo s c i l l o s c o p e 简称d s o ) 利用 采样的原理，将模拟信号采样量化后，存储在存储器中，再由c p u 读 出并进行处理，复现在显示器上。这类仪器既适用于单次瞬态信号， 又能用于重复周期信号的检测，既适用于确定信号，又能用于随机信 号的检测，所测数据经过计算机分析处理，可得到被测信号的各种参 数。所以，其测试功能更加强大。9 0 年代以来，基于实时取样量化技 术的便携式数字存储示波器的研制与生产得到了飞速的发展。各大公 司不断推出高性能的产品，例如：f l u k e 公司的s c o p e m e t e r 1 9 0 s e r i e s 数字化率达2 5 g s a s ，带宽2 0 0 m h z ，量化分辨率8b i t 。t e k 公司的t d s 2 0 0s e r i e s 便携式数字示波器，数字化率为i g s a s ，带宽 1 0 0 e - i z 量化分辨率8b i t ，t h s 7 0 0s e r i e s 手持式数字示波器，数字 化率达1 6 s a s ，带宽2 0 0 e _ l z ，量化分辨率8b i t 。 近十年来，国内数字存储示波器技术研究及发展也取得了相当大 的成果。由原电子部电科院领导的、电子科大与8 6 9 厂协作的“八 五”预研项目实时数字化速率可达1 g s a s ( 8 b i t ) ，采集存储速率已达 o5 g s a s ( 4 k b o h ) 。“九五”高速数字化存储示波器( o 5 2 g s a s ) 技 术的研制成功，不但能为国防军用领域高新技术的研究开发方面的实 际工作提供现代化的自动检测与分析处理的有效手段，打破国外对高 速数字化存储示波器的技术垄断；而且能为我国电子仪器与测试技术 的发展开创新的技术领域，占领新的市场，有着广泛的社会效益和经 济效益。 本课题“单板、单片高速数据采集系统的研究与设计”是在电 也产 ： 技夫学硕t = 论丈 子科技大学1 4 3 0 教研室多年数字存储示波器技术研究与开发基础l ， 研究设计将采集及控制电路集于一体，模块化，以便应用于通用便携 式数字存储示波器，并同国内示波器厂家合作，开发、生产高性能的 便携式数字存储示波器；同时，高速数据采集在通讯、测控、雷达等 领域有j 泛的应用，本课题的方案经过改进，也可应用于上述领域。 1 2 本课题的研制任务与要求 “单板、单片高速数据采集系统”包括前端调理电路、a d 转换 及存储电路、时基电路、触发电路、随机取样电路及控制电路等，如 图i i 所示，本课题任务要求是： i 前端调理电路的设计 2 a d 转换及存储电路的设计 3 随机取样电路的设计 4 采集控制电路的设计与计算机仿真( 包括触发电路、f i f o 控 制电路、时基电路、超前滞后控制电路) 图1 1 本课题d s o 组成框图 电于科技大学硕士论文 第二章前端调理电路 前端调理电路的主要目的是：为了扩大可观测信号的幅度范围， 设置衰减器和放大器，对小信号进行放大，对大信号进行衰减，以保 证有足够的动态范围；同时，为了不给被测信号带来影响，输入端应 有较高的输入阻抗，因此，需要高阻到低阻的阻抗变换电路。 前端调理电路由衰减控制、阻抗变换及主放大级、偏置调节、驱 动放大、触发比较等组成。其框图如下： 图2 - 1 前端电路 本设计中最高采样率为：实时样品率1 0 m s p s ，等效样品率 5 g s p s 。 调理电路的3 d b 带宽为：4 0 m h z 增益为：2 5 倍 灵敏度为：1 0 m v d i v 基本直流偏移范围：o 5 v 电f 牵【技大芦碳 论史 2 1 衰减电路 由两部分电路组成：高阻衰减器位于输入端，用于衰减l ，1 0 ， l o o 倍；低阻衰减器位于阻抗变换器之后，用于衰减1 ，2 ，5 倍。 高阻衰减器如图2 2 ，由r c 电路组成，1 0 0 倍衰减需要两级上 述电路，每一级衰减l o 倍，由继电器来切换。衰减器的衰减量为输出 电压v o 与输入电压v i 之比，也等于r 1 、c l 的并联阻抗z 1 与r 4 、 ( r 2 + l j w c 3 ) 的并联阻抗的分压比。当上述元件选择得当时，v o v i 近 似等于r 4 ( r i + r 4 ) ，此时分压比与频率无关，所选定的r c 值可达到 最佳补偿。经过计算选择，这里r l 、r 2 、r 3 、r 4 、c 1 、c 2 、c 3 分别 为9 0 0 k 、3 0 0 、6 8 k 、1 1 1 k 、56 p 、5 p 、3 0 p 。 输入 r l 输出 图2 2 高阻衰减电路 低阻衰减器衰减l ，2 ，5 倍，由电阻网络、电子模拟开关组成， 如图2 - 3 所示。r 5 、r 6 、r 7 、r 8 组成电阻衰减网络，取值分别为 3 0 0 、5 0 0 、3 0 0 、2 0 0 欧姆相应的衰减系数分别为l 、1 2 、1 5 ，切换选 用高速c m o s 模拟开关1 h 5 3 4 1 ，其功能相当于一个双刀四掷开关开 关位赞由a 、b 两位状态确定，r 1 0 用于校零。 2 2 阻抗变换、， 放大器及驱动电路 由于要求输入阻抗大于5 0 0 k ，噪声小，输出阻抗小，5 i i 抗变换器 选用 r 高输入阻抗( m o s 输入) 、高增益带斑积的运算放大器 电子科技太学硕士论文 a d 8 4 3 ，主放大级采用高速运算放大器a d 8 0 0 2 ，驱动电路采用高速运 算放大器a d 8 0 0 4 。 图2 - 3 低阻衰减电路 制 a d 8 4 3 的主要特性参数如下： 输入阻抗：大于1 0 m o 单位增益带宽积：3 4 m h z 转换速率：2 5 0 v u s 输入偏置电流：o 6 h a a d 8 0 0 2 的主要特性参数如下： 3 d b 带宽：5 0 0 m h z ( g a i n = 2 ) 转换速率：1 2 0 0 v u s 输出电流：7 0 m a 低失真 a d 8 0 0 4 的主要特性参数如下： 3 d b 带宽：2 5 0 m h z ( g a i n = 1 ) 转换速率：3 0 0 0 v u s 输出电流：5 0 m a 低失真 阻抗变换电路的增益为1 ，主放大级的增益为6 - - 8 ，这两级均由 运算放大器构成负反馈同相放大器，输入信号由高阻衰减器的输出提 供，其输出信号送至低阻衰减器。如图2 - 4 所示。其中r 7 7 用于调 零。偏置调节也由这级放大器来实现，偏置调节的数据经d a c 8 4 2 0 变 换后形成偏置控制电压( 2 v - + 2 v ) ，送至a d 8 4 3 的反相端的电阻嘲 电于科技 = 学硕七论文 络，进行偏簧调诲。 v i n 偏 图2 - 4 阻抗变换及放大 v o u t 在数字存储示波器中，通常考虑到宜流偏移对a d 的影响，直流 偏移的分辨率应该比采样信号的分辨率高4 倍。本没汁中，选用了双 1 2 位的d a c 7 2 4 2 ，分别用于直流偏置和触发电平的调节，因此，荭流 偏移的范围取值5 0 0 m v ，以达到偏置的精度要求。 信号经主放大器输出后，经低阻衰减，至驱动放大器，其输出一 部分至a d 转换器，另一部分至触发比较器。 由于a d 转换器的输入阻抗很低，为r 减小对前级的影响，并作 适当的增益调整，采用了a d 8 0 0 4 作为驱动放大器，提供2 - - 4 倍的增 益。a d 变换器芯片信号输入电压范围是0 v - 2 v , 最大不得超过5 v ，否 则极易损坏芯片。所以，该级放大器采用5 v 供电。可以省去限幅器。 触发比较器选用a d 公司的产品a d 9 6 9 6 ，该芯片的比较延迟时 间为l5 n s ，能满足触发的速度要求。如图2 5 ： 1 n 麓发输 发电 图2 - 5 触发比较电路 电子科技大学硕士沦丈 第三章a d 转换与存储电路的设计 这部分电路的功能是将模拟信号高速数字化，存储于存储器中， 因此，本章将讨论a i d 变换器的选择及其电路和存储器电路。这里使 用f i f o 存储器，其控制电路的设计与仿真和使用r a m 的方案将在后 续章节中讨论。 模拟信号 图3 1 电路框图 3 1a d 转换电路的设计 至c p u a d 变换是数据采集的重要部分，如何根据系统设计的要求来选 择适当性能价格比的新型高速a d c 呢? 目前高速a d 转换器主要有：闪烁式或全并行a d c 、分级式 a d c 和每级一位式a d c 。闪烁式或全并行a d c ( f l a s ho rp a r a l l e l a d c ) 是一种转换速率最快的a d c ，它采用大量的比较器和电阻器， 一个n 位闪烁式a d c 需要2 ”个电阻器和2 “1 个比较器。闪烁式 a d c 要实现快速转换，每个比较器必须在相当高的功率状态下工作， 其存在的问题是有限的分辨率、功耗大和芯片尺寸大( 成本高) 。分 级式a d c 又称流水线或多级式a d c ( s u b r a n g i n g ，p i p e l i n e d ， m u l t i s t a g eo rm u l t i s t e pa d c ) ，它是将两个或多个较低分辨率的闪烁式 a d c 组合起来构成一个高分辨率、高转换速率的a d c 。分级式a d c 转换速率虽然没有单纯的闪烁式a d c 快，但它比逐次逼近式要快的 多，而且在分辨率相同的情况下其电路的复杂性和功耗大大低于闪烁 式a d c 。 现代高速a d c 的主要特点是：l 集成度高，将基准电压源、采样 保持器和增益放大器等外位单元电路与a d c 一起集成在一块芯片 ：。 2 单电源高性能。3 低功耗、低价格。 电于科技大学硕士论交 在本设汁中，要求实时采样率1 0 m s p s ，a d c 输入模拟带宽 4 0 m h z ，双通道8 位，低功耗，单电源供电，为减小体积t 要求自带 基准电压源和采样保持器，这里选用了美国a d 公司的a d 9 2 8 1 a 其主 要特性如下： 流水线式a d c 全对称双通道8 位，低功耗2 2 5 m w ( + 3 v 供电) 单电源供电：2 7 v 55 v 片内模拟输入缓冲放大器及带基准电压源 输入模拟带宽：2 4 0 m h z 转换速率：2 8 m s p s a d 9 2 8 1 的内部结构由两个输入缓冲放大器，两个8 位a d c ，一 个电压参考源和选通输出缓冲器组成，结构如图3 - 2 示： _ a j 饿哪o _ 图3 2a d 内部结构 a d 9 2 8 | 工作时，两路a ，d 变换器在采集时钟的上升沿同时对各 自的输入模拟信号进行采集，正如上述流水线式a d c ，a d 9 2 8 1 的 a d 转换是通过将其转换任务分配给多个较低分辨率的子a d c ，一级 一级的达到高的分辨率的。两路a d 都有其输出锁存器，数据在采集 时钟的上升沿更新。输出端有一多路复用器，通过s e l 引脚来选择i 或0 输出，其使用原理如下： i 锁存器 选择 图3 - 3a d 的输m 选择 出 出 电子科技大学硕士论丈 a d 转换的电路如图3 - 4 所示，采集控制电路及时序将在第五章 讨论。 3 2 存储电路的设计 图3 - 4a d 的外围电路 采用f i f o 作为a i d 变换后的数据存储，有外围元件少、体积小 及操作方便等优点，适于便携式应用。 f i f o 内部含有读写地址计数器、存储器及凑写控制逻辑，如 图3 5 所示，w c k 为写脉冲，w c k 控制写指针的变化和存储器的写 操作。同样，r c k 控制读指针的变化和存储器的读操作。f i f o 的数据 流分为输入和输出两路，避免了数据线读写复用的麻烦。f f 线称为 “写满”，该线为低电平时，是指写指针的增加从后面追j 二读指针的 时候，及数据已写满。e f 线称为“读空”，该线为低电平时，足指读 9 电产科技大学硕 论艾 指针的增加从后面追上写指针的时候，即数据已读完。m r 为复位 端，低电平时，读写指针复位重合。本设计中，f i f o 有四种工作状 态：复位，拨指针，采样存储和读数据。 r sq o - q 9r c k 图3 5f f f o 的内部结构 1 夏位 复位的作用是将f i f o 中的读写地址复位重合。由于f i f o 内 部的读写指针不可见，只有通过复位的方式使之对齐。 2 拨指针 通过拨指针的操作，将写指针拨到满的地址，即对f i f o 进行 写操作，使读写指针保持一定的距离，这样f i f o 中就始终都 有数据。 3 采样存储 采样的时候，读写指针一起卷动，当采集完成时，读指针和写 指针之间的数据即为有效数据。 4 读数据 当采样完成后，连续执行读操作即可读出f i f o 内的有效数 据，供计算机处理。 f 0 的控制电路将在第五章介绍。 考虑到采集速率和存储深度的要求，设汁中选用rc y p r e s s 公 1 0 电予科技大学硕士论史 司的c y 7 c 4 6 4 ，主要特点如下： 存储深度：3 2 k 9 异步读写控制 高速读写：3 33 m h z “满”和“空”标志 本设计中，f i f o 的读写速度是由时基电路的设置决定的， a d 9 2 8 1 的采集速率始终工作在实时1 0 m s p s ，锁存器3 7 3 用于锁存i 或q 的输出。可见，虽然a d 9 2 8 1 工作在1 0 m s p s ，但是只要控制 f i f o 的写时钟的速度就可控制采集的速率，这样就把控制采集速度的 任务变成了调整时基电路以控制f 0 的写速度，大大的简化了电路。 电f 科技大学硕l i 仑艾 第四章随机采样电路 采样技术归纳起来有三种：随机采样、顺序采样和实时采样。其 中随机采样和顺序采样也叫等效采样。如果采用等效采样和精确的时 间内插技术( 随机采样技术) ，数字存储示波器可以工作在较低的实 时采样率而获得很高的重复带宽。本章将讨论随机采样原理，以及时 间内插器包括粗插计数器和细插计数器的设计。 4 1 随机采样原理 为了更好的理解随机采样原理，我们先来看一下高速波形采样和 数据采集过程，如图4 1 所示，当输入信号的幅度值达到触发电平值 输入信号 = 八一 采样时钟 iil ii _ - _ t l 一 触发信号厂一 图4 - l ( a ) 数据采集示意图 时触发事件发生，触发信号也产生，紧接着的下一个采样时钟( 与 触发问隔时间t 1 ) 为触发采集时刻，采集控制电路开始工作，直到采 集结束，即存储器写满，称为一次触发采集。如果输入信号是重复信 号，同样的采集过程就周而复始。当波形重现在显示器上时，某一点 的显示位爱由采样时钟所在的时间点决定其横坐标，a d 转换得到的 幅度值决定其纵坐标。然而我们注意到这里有一个时间，即触发事件 与采样时钟之间的时间间隔t 1 ，通常情况下t 1 的变化是有一定规律 的，由输入信号与采样时钟之间的时间关系所确定的。当t 1 变化时， 各次触发采集中a d 变换所采集到的数据足输入信号波形的不同横坐 电子科技丈学硕士论文 一 t 标1 嚼豫囊霉茹嚣磊瓣薯等黼糯篓，釜塞，要鲎碧竺的变化来采集重复信号以得到更高的时i 司分辨翠，掌筌：警墨旦= 电子科技大学硕士论文 标位首的点，如图4 1 ( b ) 所示，如将这些数据进行组合，也许可以利用 t l 的变化来采集重复信号以得到更高的时间分辨率，当然，这里有一 个前提，即a d 转换器有足够高的输入模拟带宽或采样保持电路速度 图4 - l ( b ) 数据采集示意图 由于t 1 的规律性，各次触发采集中a d 变换所得到数据不可能 均匀分布在输入信号的横坐标上，这样得到的数据是没有意义的。因 此，在每次触发采集时，如果能够让t 1 随机摆动，即使采集时钟脱离 与输入信号的时间关系，使之随机均匀分布在一个采样时钟周期里， 这样就可以得到信号波形较高时间分辨率的每一点的数据，即纵坐标 值。 然而，只有纵坐标值是不够的，要在屏幕上显示波形，必须知道 其在时间轴( 横坐标) 上的摆点。在每一次触发采集中，各点的时间 关系都是确定的，关键是确定不同次触发采样之间的时间关系，即确 定各次触发采集中的时间t 1 ，这样每一次采集相对于触发点的相对时 间就确定下来了，通过计算机处理，可完整的恢复信号波形，这就是 随机采样技术。 从上面我们知道，要实现随机采样技术，首先采集时钟要脱离与 输入信号的时间关系，让t l 随机均匀摆动。因此，需要一随机时钟产 生电路。其次，为了确定不同次触发采样之间的时间关系，还需要一 精密小时间测量电路，即时间内插电路。 再来看一下随机采样的工作过程，触发信号产生后，采集周期开 始。时间内插器开始测量触发事件和下一个采样时钟之问的时间间 隔，同时获取采样时钟所对应的波形幅度值，这样，对每一个采样点 来说，采样点与触发事件间的随机时间以及采样点的幅度值都已获 电f 科技大学硕j ：论文 取。显示波形时，触发事件和采样时钟之间的时问足已知的，它决定 了每个采样点的横坐标。第一次触发后，仅能显示一次采样的数据， 然而在以后的触发采集周期中，不断获取新的数据，计算机按照一定 规则( t i ) 将它们进行排列。随着采集次数的增加，输入波形的随机 采样点不断累加存储和显示。最后，每一个最小时间点上都有数据， 于是就显示出完整、清晰的波形，如图4 2 、图4 3 所示。 j 第一次采集后第二次采集后 - 图4 - 2 采集次数与显示的关系( a ) 第十次采集后无数次采集后 、 一 。 、 | 。 图4 - 3 采集次数与显示的关系( b ) 4 2 随机取样电路的设计 随机取样电路由时间内插电路、随机时钟发生器组成。 时间内插电路为随机采样示波器重现波形提供了必要的定时信 息，时间内插电路的精度决定了随机采样示波器的时基精度。其作用 是非常精确的测量触发事件和下一个采样时中间的时间问隔。时问内 插电路包括a t ，a t 检测电路、模拟扩展器和粗插细插计数器组成，如 图4 _ 4 所示。检测电路用于鉴别被测信号触发点后第一个样品时钟州 1 4 电子科技大学硕士论文 触发点( s y s t r i 信号) 间的时间间隔，本设计中，相对1 0 m h z 时钟 的间隔称为粗差t ，相对于4 0 m h z 时钟的间隔称为细差t ，模拟扩 展器将a t 扩展m 倍。将t 和m t 分别作为“粗插计数器”和“细插 图4 - 4 时间内插电路框图 计数器”的使能控制，以4 0 m h z 为计数时钟。根据两个计数器之值， 可以计算得第一个1 0 m h z 时钟同s y s t r i 间的t 。当扫时快于 5 0 0 u s d i v ，采用随机取样变换技术时，就是利用t 的精确测量值，摆 正各次触发后采集的样品数据在时间轴上的时间关系，保证正确重显 被测信号波形。图中s t a n t 是u p c 用于校准模拟扩展器的校准信号。 4 2 1 粗差细差检测计数电路 t 检测和粗插计数器的电路构成如图4 5 ，当系统触发产生时， 被1 0 m 时钟同步延迟的t r s + 和t r s 生成4 位计数器的门控信号，对 4 0 m 时钟计数，用于记录l o o n s 到2 0 0 n s 的粗插，以2 5 n s 位步进，所 计得的数值减去l o o n s 的延迟为系统触发与1 0 m 时钟的间隔。 图4 5 粗插电路图 t 检测电路、细插计数器和模拟扩展器校准电路的组成如图4 - 6 罩；：黔岬 电了科技大学硕上论史 m 庄 i l 戌j a 唱 女髓m 图4 - 6 细插电路图 所示，细插计数器的计数使能端来自模拟扩展器的比较输i 乜。当系统 触发产生时，t r gn e g 打开模拟扩展器放电，t r gp o s 被4 0 m 同 步、延迟后，用于关闭放电电路，此间隔正好为：细差+ 5 0 n s ，因此， 模拟扩展器的放电时间为：5 0 n s - - 7 5 n s 。u p c5 0 n s 为u p c 提供的5 0 n s 校准信号，u ps e lt r i 为校准工作状态选择，u p ct r i 为校准时 u p c 提供的触发信号。 粗差和细差的电路仿真时序如图4 7 、图4 8 ，这里设簧的不同时 刻的触发信号所得到的粗差是不同的，同样不同细差所得到的放电时 问也不同，对应实际触发中的不同情况。 上述电路最终同其它电路集成在一片a l t e r a 公司的f p g a ( e p m 7 2 5 6 ) 中。 6 电子科技犬学硕士论史 ( b ) 粗差大 图4 7 粗差时序 ( a ) 细差小 4 2 2 模拟扩展器 ( b ) 细差大 图4 - 8 细差时序 本设计中，触发事件和下一个采样时钟之间的时间间隔为0 n 卜 l o o n s ，粗差计数器可分辨2 5 n s ，细差测量电路则需精确测量2 5 n s 以 内的时间间隔。模拟扩展器用来完成对细差的扩展测量。如果采用数 字电路来实现此任务，用高速时钟来精确测量这个时间，达到所需的 分辨率，是非常困难的，成本亦会很高，与本方案的初衷也不符。 模拟扩展器可用一精密充放电电路来实现，其原理和等效电路如 图4 - q ，在电容( c ) 上的充、放电电压为： “( 7 1 ) = 1 cj 。r f ( ，) d r 由于i ( t ) 为恒流源，在充、放电巾分别为常量。因此，根据【：式，充电 电子科技犬学顾：论文 或放电同样的绝对电压取决于时间t 和电流i 的乘积，宵 t l 为放电时间，t 2 为充电时间，i i 为放电电流1 2 为充电电流。可 见，由于1 1 1 2 t l 被展宽了1 1 1 1 2 倍得到t 2 ，本设计中约展宽1 2 5 倍。 9 m a 恒流源 蚺娅 一 放电 沙 充电 1 0 v 图4 - 9 模拟扩展器等效电路图 + 1 0 v 6 8 u a 恒流源 模拟扩展器的具体电路，包括高速差分比较器、放电电路、充电 电路和门限比较电路，如图4 1 0 所示。细差检测电路输出5 0 n s - - - 7 5 n s 的脉冲信号，作用于高速差分比较器( q 5 ，q 6 组成) ，形成高速开关脉 冲，用来开关一个9 m a 参考电流，此电流放电电容c 4 45 0 n s - - 7 5 n s ， 然后以远小于参考电流的电流6 8 u a 充电电容，放电电流值与充电电流 值之比就是模拟扩展器的扩展倍数，由于放电是快斜坡，充电是慢斜 坡，此斜坡电压输入到门限比较器a d 9 6 9 8 产生一个逻辑输出，输出 脉宽是扩展后的时间间隔，用作细差计数器的门控信号，计数时钟 4 0 m h z ，这样就可达到很高的时间分辨率。 本设计中，为了得到2 0 0 p s 的分辨率扩展倍数和细差计数器位 数计算如下：由于细差计数器采用4 0 m 时钟，因此扩展倍数 m = 2 5 n s 2 0 0 p s = 1 2 5 。最大扩展脉冲7 5 n s ，扩展后为9 3 7 5 n s ，用4 0 m 时 钟可计得3 7 5 个数，所以计数位数至少为9 位，可汁5 1 2 个4 0 m 脉 冲。 电子科技大学硕士论史 输入腺冲 u 八 图4 1 0 模拟展宽电路 4 2 3 随机时钟发生器 随机时钟发生器的目的已在前面叙述。其作用是在每次触发时， 使触发事件与采样时钟之间的时间间隔不同，且随机摆动理想的情 况是均匀分布在一个采样时钟周期里。图4 1 l 的电路利用2 5 m 的时 钟来使输出时钟发生随机摆动，图4 1 2 是仿真结果，说明利用2 5 m 时钟的随机性，可有效的控制采样时钟的随机摆动。 1 9 电f 科技尺+ 声硕l ：论文 2 j m e d c e n 图4 - 1 l 随机时钟发生电路 p 4 0 m 咖i l n o l 0 0 0 咖0 0 0 m m 0 8 0 0 1 0 0 0 l l n 0 0 0 0 0 0 咖0 咖咖咖1 0 硼舢i 1 0 m 8 0 咖0 0 0 咖咖l n p u m = 一l jl jii【il 越产i a d c e n 1 1 口m 口 几几n 几nn 厂1 几几r r 几r r 广 r 广 厂 i - 1 口m 1 厂 厂 几厂 厂 r 几r 几几厂1n 几几r r 几几 0 1 0 帕 几n 几几几n 几几几n 几n 几广 几厂 厂 厂 咆1 0 m 3 n 厂 几厂 r 几几厂 厂 几几nr 几厂 厂 几厂 图4 1 2 随机时钟相位时序 电子科技大学硕士论文 第五章f p g a 在采集控制电路中的应用 5 1f p g a 及其开发手段 在数字化的道路上，电子设计技术的发展经历了并将继续经历许 多重大的变革和飞跃。从应用通用数字电路芯片构成电路系统、广泛 应用m c u ( 微处理器或单片机) ，到f p g a c p l d 在e d a 中的广泛应 用，在电子系统设计上发生了一系列具有里程碑意义的飞跃。如果说 m c u 在逻辑的实现上是无限的话，那么f p g a c p l d 不但包括了 m c u 这一特点，而且还触及硅片电路的物理极限，并兼有高速、大容 量、高可靠性以及很宽的适用性等诸多特点。其不可替代的地位及伴 随而来的极具知识经济特征的i p 核技术的发展越来越受到大家的关 注。 我深刻的体会到，f p g a c p l d 的学习与应用已不仅仅是一种单 纯的基于某种特定器件的应用开发过程，而是一种极富挑战性和创造 性的活动，使目前许多处于计算机辅助设计和规划的纯软件活动变成 了实实在在的设计和实体，这些设计在计算机上仿真通过后，几乎即 可应用于实际电路，大大的简化了设计方法和调试过程。 f p g a ( f i e l dp r o g r a m m i n gl o g i ca r r a y 。现场可编程逻辑阵列) 与c p l d ( c o m p l e xp r o g r a m m a b l el o g i cd e v i c e ，复杂可编程逻辑器 件) 都是可编程逻辑器件。它们是在p a l 、g a l 等逻辑器件的基础之上 发展起来的。同p a l 、g a l 等相比较，f p g a c p l d 的规模比较大，适 合于时序、组合等复杂逻辑电路。一片f p g a 可以实现以往需要几十甚 至几百片中小规模芯片才能实现的功能。经过十几年的发展，许多公 司都开发出了多种类型的可编程逻辑器件。比较典型的是x ilif i x 公司 和a 1 t e r a 公司的f p g a c p l d 。 在本设计中采用了a 1 t e r a 公司的两种器件：m a x 7 0 0 0 系列的 e p m 7 2 5 6 用于单片采集控制电路的设计：f l e x l o k 系列的e p f l o k s o e 用 于超高速数据采集存储控制电路的设计。 a 1 t e r a 公司的产品与其它公司f p g a 产品的最大区别是它采用连 续式的互连结构，即采用同样长度的一些金属线实现逻辑单元问的互 连。连续式互连结构消除了f p g a 分段式互连结构在传输延时上的差 异，在逻辑单元间提供快速、具有固定延时的通路。这种结构的优点 是布线速度快且易于仿真，在实现复杂大型设计时，可以缩短开发周 期。 2 l 电于科技大学顾匕论史 a l t e r a 公司的产品均可根据设计项目的要求进行编程配置，而口 可多次反复重新配匿，配置数据存储在s r a m ( f l e x 系列) ，e 2 p r o m ( m a x 9 0 0 0 、7 0 0 0 系列) 或e p r o m ( m a x 5 0 0 0 、c l a s s i c 系列) 中。其中 e 2 p r o m 和s r a m 配置方式的产品可以实现“在系统重配置”和“在线动 态重构”功能。 开发a i t e e a 公司的可编程逻辑器件有两种软件，q u a r t u s 和 i a x + p l u s 【i 。本设计采用m a x + p l u si i 可编程逻辑开发软件，其提供 了一种与结构无关的全集成化设计环境，使设计者能对a i t e r a 的各种 产品系列方便地进行设计输入、快速处理和器件编程。m a x + p l u si i 开 发系统具有强大的处理能力和高度的灵活性，它的优点主要表现在以 下方面： 与结构无关：m a x + p l u si i 系统的编译程序，支持从c l a s s i c 到 f l e x i o k 的a i t e r a 全部系列的p l d 产品，提供与结构无关的设计开发 环境，具有强大的逻辑综合与优化功能。 多平台：m a x + p l u si i 可在基于p c 机的w i n d o w s 或w i n d o w sn t 环境下以及多种工作站的xw n d o w s 环境下运行。 全集成化：m a x + p l u sii 的设计输入、处理和校验功能全部集成 在统一的开发环境下，可以加快动态调试，缩短开发周期。 硬件描述语言( h d l ) m a x + p l u s1 1 支持各种h d l 输入选项，包 括v h d l 、v e r il o gh d l 和a lt e r a 的硬件描述语言a h d l 。 丰富的设计库m a x + p l u si i 提供丰富的库单元供设计者调用， 其中包括7 4 系列的全部器件和多种特殊的逻辑宏单元( m a c r o f u n c t i o n ) ，以及新型的参数化的宏单元( m a g a f u n c t i o n ) 。调用库 单元进行设计，可以大大减轻设计工作量，设计周期成倍缩短。 开放的界面m a x + p l u si i 提供标准的接口，可以与其它工业标 准的e d a 软件协同使用。设计者可以使用其它的e d a 软件工具进行没 计输入，再利用m a x + p l u si i 的c o m p i l e t 进行编译处理，并使用其它 e d a 工具进行器件和板级仿真。 a l t e r a 的芯片价格与x i l i n nf p g a 相比要便宜得多，而且速度 快。 本次设计在f p g a 的某些部分采用了国际上通用的v h d l ( v i sj c h a r d w a r eb e s c r i p t i o nl a n g u a g e ) 语言进行设计。 5 2 单片数据采集控制电路 单片数据采集控制电路是将原来分散的采集控制电路集中起来， 作为一个独立的功能模块，进行系统的设计和仿真调试。这样h 需稍 电子科技大学硕士论文 加改动，即可应用于不同的场合，可移植性好；同时，其所占电路扳 面积小、简化了印制板连线，适合于便携式数字存储示波器中的应 用。f p g a 技术的发展，为这样的方案提供了有利的支持。我们可根 据项目的要求，选择速度高或者低、密度大或者小等不同规格的可编 程逻辑器件来实现不同项目的要求，由于可编程逻辑器件的灵活性， 也可把该功能模块完善为一个数字示波器电路的d 核( i n t e l l e c t u a l p r o p e r t v 宏功能块) ，为今后的项目开发节省时间。 该模块电路由触发电路、时钟发生电路、超前滞后控制电路、 f i f o 控制电路、随机取样控制电路组成，随机取样控制电路的设计与 仿真已在第四章中讨论，本节讨论其余的电路。 考虑到电路的复杂性和经济实用性，选用了e p m 7 2 5 6 7 来完成设 计。 5 2 1e p m 7 2 5 6 简介 e p m 7 2 5 6 是m a x 7 0 0 0 系列的产品，集成度为5 0 0 0 可用门，有 2 5 6 个宏单元，多种不同i o 引脚数目的封装供选择，内联基于 e e p r o m ，组合传输延迟可快至5 n s ，输入寄存器的建立时间非常短， 可提供多个系统时钟且有可编程的速度功率控制，多电压输出接口。 “s ”系列内置j t a gb s t 电路并可通过j t a g 接口实现在线编程。在 时序逻辑中，其宏单元的结构是非常重要的，结构如图5 1 ，可见其寄 存器的配置非常灵活的，适合高速数据采集的应用。 图5 1e p m 7 2 5 6 的宏单元结构 电r 科技人硕t 论艾 5 2 2 时钟发生器的设计与仿真 数字示波器的时基要求能够产生一个标度系列的各种时钟信号。 时钟发生器提供i o o h z - - i o m h z 的时钟频率供采集电路使用，并作为 时基。其工作原理如下：主时钟源为4 0 m h z 的高稳晶振源，分频得到 4 相1 0 m h z 数字化时钟，1 0 m h z 时钟由可变分频电路分频之后得到 1 0 0 h z - - 5 m h z 的时钟，最后经过控制输出，供不同的单元电路使用， 如图5 2 所示。 0 0 h 一5 m n m 图5 2 时钟发生器框图 电路原理如图5 - 4 所示，4 0 m 时钟经双d 触发器分频，得到 1 0 m 0 、1 0 m i 、1 0 m 2 和1 0 m 3 ，如图5 - 3 ，其与4 0 m 时钟的相位关系 受随机电路控制，见第四章。i o m o 送至可变分频器并作为内插电路中 粗差的参考，1 0 m 2 用作a d 变换器和超前滞后计数器的时钟，l o m l 和1 0 m 3 用作a d 变换后锁存器的锁存时钟，i o m i 也是f i f o 控制电 路的同步信号。可变分频器的输出被4 0 m 同步后，送至选择输出。 s t bf r q 用于控制系统工作于全速或降速。为0 时，采集和存储 电路都工作在i o m ，即全速：为1 时，存储电路工作在可变时基， a d 变换器仍工作在1 0 m 。a c qc l k 为超前滞后计数器计数时钟， f i f o 一w c l k 为f i f o 写时钟，l i c l k 、l qc l k 为锁存器的锁存时 钟，a c q _ e n 为超前滞后计数器的采集开始信号。 出尸4 0 m n 几几几几广 几n 厂 r n 几几几几几r 几几几n 几几几r | n 几 掣1 口m 口 厂 厂 厂 厂 厂 广 厂一 t 掣1 0 m 1 厂 厂厂厂厂厂厂 - 埘1 0 1 d 2 厂 广 厂 厂 厂 厂 - t 0 1 0 m 3 厂 厂 厂 厂 厂 厂 广 图5 - 3 时钟时序图 可变分频器的电路如图5 5 所示，2 4 位移位寄存器接受u p c 的串 行数据，用来设置分频系数和4 选一电路的选通通道。1 8 位计数器按 照预置的数据对i o m 的时钟进行计数，其最高位为分频输出，在经过 2 分频对波形整形，使其占空比为1 ：1 ，这样的时钟七升沿和下降 电产科技大学硕上论艾 一一 l i l 图5 5 - 4 时钟发生器电路图 soh； -8o； 、i r jir 电f 科技久学硕士论文 沿郜可利用，然后送至4 选一电路。由于计数电路的最小分频为除2 ， 加上后面的除2 电路，可变分频的最商输出频率为1 0 4 。2 5 m ，斟此 5 m 的频率由i o m 的时钟直接分频( 除2 ) 输出，u p c 通过4 选一电路来 选择。假设计数器预置数为p r es e t ( 1 6 进制数) ，分频比可f 卜式计 算： 分频系数= 1 f ( 2 0 0 0 i h p r e s e t ) + 2 】 如果想得到25 m 的时钟，经i ：式计算得p r e s e t 为1 f f f f h ， 在图5 - 6 的仿真验证中，打入串行数据，并使能，则得到2 5 m 的 f i f o w c l k 。 图5 - 5 可变时钟发生器电路 图5 - 6 时钟电路仿真时序 5 2 3 触发电路的设计 触发电路如图5 7 ，其接受前端模拟比较器输f i 的触发信号，经 过整形，从而，生成稳定的系统触发信号。输入仃通道1 、通道2 的i ：y t - 电子科技大学颂士= 论叟 沿或f 降沿 ( t r i c 1 一p o s ，t r i c 1 一n e g , t r i c 2 一p o s ， t r ic 2n e g ) 以及自动扫描触发信号( a t s w s i g ) u p e 通过端口 u ps 1 0 1 选择触发信号，端口u p a t s w 设置自动扫描，选择电路如