数字电子技术课程设计-彩灯循环显示控制电路设计.doc

1 课程设计任务书课程设计任务书 学生姓名：学生姓名： 专业班级：专业班级： 指导教师：指导教师： 工作单位：工作单位： 题题 目目: : 彩灯循环显示控制电路设计彩灯循环显示控制电路设计 初始条件：初始条件： 74ls160 计数器、74hc390 计数器、74hc139 译码管、555 定时器、数码管和必要的 门电路，以及电容电阻等基本模拟电路电子器件 。可以选用其他的计数器和集成电路， 但必须给出原理说明。 要求完成的主要任务要求完成的主要任务: : (1) 以 led 数码管作为控制器的显示元件，它能自动地依次显示出数字 0、1、2、3、4、5、6、7、8、9（自然数列） ，1、3、5、7、9（奇数列） ， 0、2、4、6、8（偶数列）和 0、1、2、3、4、5、6、7、0、1（音乐符号数列） ，然后 又依次显示出自然数列、奇数列、偶数列和音乐符号数列.，如此周而复始，不断 循环。 （2）打开电源时，控制器可自动清零。 （3）每个数字的一次显示时间基本相等，这个时间在 0.5s 到 2s 范围内连续可调， 时间安排：时间安排： 第 19 周：理论讲解 第 20 周：理论设计，实验室安装调试以及撰写设计报告 第 21 周：答辩 地点：鉴主 15 楼通信实验室一 指导教师签名：指导教师签名： 20092009 年年 7 7 月月 3 3 日日 系主任（或责任教师）签名：系主任（或责任教师）签名： 年年 月月 日日 2 摘摘 要要 这次的课程设计主要是用计数器来实现的，这个彩灯循环控制电路的实质就是要 产生一系列有规律的数列，然后通过一个数码管显示出来。这里使用的只要就是计数器， 计数器在时序电路中应用的很广泛，它不仅可以用于对脉冲进行计数，还可用于分频， 定时，产生节拍脉冲以及其他时序信号。运用计数器的不同的功能和不同的接发就可以 实现不同的序列输出了。 而这次的内容还包括分电路图的整合，使这个彩灯循环显示器能够按照要求那个依 次输出自然序列，奇数序列，偶数序列还有音乐序列。为了实现这个循环输出的功能， 在设计的时候还用到了一个以为寄存器，可以利用它的输出端来控制四个计数器的工作 情况，可以让四个计数器依次工作，就可以达到要求的依次循环输出数列。 最后还有一个部分就是脉冲的产生基于多谐振荡器可以产生方波，就可以利用它来 产生脉冲信号了。而这个多谐振荡器采用的是 555 定时器来完成的,另外,直接用脉冲信 号源提供方波。 这个设计基本上就是由以上三个部分连接在一起组成的。 3 abstract this time curriculum project is mainly realizes with the counter, this colored lantern cyclic control electric circuits essence is must have a series of orderly sequences, then the nixietube demonstrates through. here uses, so long as is the counter, the counter the application is very widespread in the sequence circuit.iit not only may use to the pulse carries on the counting, but may also use in the frequency division, fixed time, produces the metre pulse as well as other succession signal. and different met using the counter different function sends may realize the different sequence to output. but this time content also includes the power distribution road map the conformity, enables this colored lantern circulation monitor to defer to requests that to output the natural sequence in turn, the odd number sequence, the even number sequence also has music sequence. in order to realize this circulation output function, in design time also used one to think the register, might use its out-port to control four counters the working conditions, might let four counters work in turn, might meet the requirements the circulation output sequence in turn. also has a part finally the pulse production may have the square-wave based on the multivibrator, might use it to produce the signal impulse. what but this multivibrator uses is 555 timers completes. this design basically is connects by the above three parts is being composed together. 4 目 录 摘 要2 1 整体电路方框图.4 2 设计方案选择.5 2.1 数列循环部分5 2.2 数列显示部分 .9 3 单元电路的设计及其原理.10 3.1 数列循环电路的设计10 3.2 序列显示电路的设计11 3.2.1 十进制自然序列的显示电路.11 3.2.2 奇数序列显示电路.12 3.3 脉冲信号的产生电路.14 3.4 分频电路的设计15 4 总电路图的设计 .17 5 仿真结果及分析.19 6 心得与体会21 7 元件清单.22 8 参考文献.23 5 1 整体电路方框图 自然序列奇数序列偶数序列音乐序列 译码器计数器 脉冲信号译码显示 图 1 基本方框图 这个电路框图可以实现设计的要求，依次输出自然数列，奇数序列，偶数 序列还有音乐数列，各序列可通过同一芯片的不同接法实现，也可用不同芯片 实现， 而且还可以通过一个循环电路使之循环输出，序列的输出顺序由译码器控制， 由数码管输出各序列，其显示的间隔时间也可以通过调节脉冲信号的频率来进 行调整，而脉冲信号可由脉冲产生电路实现，也可直接用脉冲信号源。 2 设计方案选择 2.1 数列循环部分 方案一 要让四个数列依次循环则采用一个 2 线-4 线译码器和一个四进制计数器。 用译码器的输出依次去控制芯片清零端，再通过一个四进制计数器去控制译码 器输入，使其在四个输出间不断循环，而计数器的时钟脉冲则可通过每个芯片 的进位端经过一四输入或门输出来控制。其电路图如图 2： 6 图 2 用译码器实现的循环电路 这个部分主要用到的是 74hc390 计数器和 74hc139 译码管，它们的功能 表和引脚图分别如下表 1 表 2 和图 3 图 4 所示： 表 1 74hc390 的功能表 输入 输出 r01r02s91s92cpacpbqdqcqbqa 1100000 1100000 0111001 0111001 cp0二进制计数 0cp五进制计数 cpqa8421 码十进制计数 r01 r02=0 s91 s92=0 qdcp5421 码十进制计数 7 表 2 74hc139 的功能表 输入输出 gbay3y2y1y0 11111 0001110 0011101 0111011 0110111 图 3 74hc390 的引脚图 图 4 74hc139 的引脚图 方案二 设计数列的循环有很多种方法，这个方案就是利用移位寄存器将串行数据右移 和左移的特点来设计的。电路图如图 5： 8 图 5 用 74ls194 构成的循环电路原理图 这个电路图实现循环主要是依靠 74ls194 的移位功能来完成的。先让开 关 j1 拨至与电源相接，就是接入高电平，这样移位寄存器有了脉冲信号之后就 可以实现置数的功能，四个输出端为 1000，再将开关 j1 拨至与地相接也就是 接入低电平，这时寄存器就可以实现移位的操作了，然后通过脉冲信号的触发 下，寄存器的输出就可以从 1000010000100001，这样依次循环了。然后 四个输出端用来控制计数器的信号控制端就可以控制序列输出了。 循环电路的设计采用 74ls194 移位寄存器，通过 74ls194 移位寄存器的四 个输出端子分别控制四个计数器工作，74ls194 的功能表如表 3，引脚图如图 6 所示： 9 表 3 74ls194 的功能表 图 6 74ls194 的引脚图 这两种方案都可以实现数列的循环，第二种方案需要拨动开关，而第一种 就不需要可以自动依次产生数列。另外第二种开关使其依次产生序列还需要一 个脉冲控制，而在设计总体的电路的时候四个计数器也需要有脉冲信号的触发， 这样的话就要多设计一个方波脉冲的产生电路，另外还要与计数器的脉冲信号 匹配，因为 74ls194 的移位是要一个计数器的全部数列产生完后才下一个脉冲， 这样不是很好与计数器的脉冲频率想匹配。但是第一个方案就很好的解决了这 个问题，这个方案的数列循环部分就是依靠芯片 74hc390 和 74hc139 也就是 输入输出 控制信号串行输入清零 clrs1s0右移左移 时钟 clk 工作状态 00 100保持 1010（1）右移 1100（1）左移 111置数 10 一个计数器还有一个译码器来实现的。74hc390 的脉冲信号是由计数器的进位 端来控制的，这样就很好解决了方案二的问题，只有当一个计数器的全部数列 输出完了之后才会有脉冲信号过来触发 74hc390 让它进入下一个状态，这样就 是由电路自己控制的，不会产生方案二的问题。 2.2 数列显示部分 这个部分选用由 74ls160d 芯片构成，结构简单，原理易懂且易于实现， 所以选用该方案，如图 7 以音乐序列为例： 图 7 音乐序列显示电路图 2.32.3 确立方案确立方案 在数列循环的部分我采用的是用一个四进制计数器和一个译码器来实现的， 这样避免了脉冲的混乱。 在数列显示部分用的是芯片 74ls160 计数器的计数功能实现的。 在脉冲信号产生的环节则就是采用 555 定时器构成的多谐振荡器。 vcc 5v v1 50 hz 5 v u1 74ls160d qa 14 qb 13 qc 12 qd 11 rco 15 a 3 b 4 c 5 d 6 enp 7 ent 10 load 9 clr 1 clk 2 u2 dcd_hex_yellow 1 vcc 2 3 4 0 11 3 单元电路的设计及其原理 3.1 数列循环电路的设计 在这个部分主要是应用了一个四进制的计数器和一个译码器，这个部分的 作用是为了使自然序列，奇数序列，偶数序列，音乐序列的循环显示。其中四 个 74ls160 计数器的进位端与 74hc390 的 cpa 相接，这样就可以通过进位端状 态由 0 变为 1 的瞬间给它一个脉冲触发，而另一个脉冲端则是与其输出端 qa 相 接的，这样的接法是为了使 74hc390 实现 8421bcd 码十进制计数的功能。然后 再让 74hc390 的输出端 qa，qb 分别与译码器 74hc194 相接，这样可以用译码器 来控制计数器的动作状态，它可以决定由哪个 74ls160 计数器来工作。当 qa,qb 为“0” ， “0”时，这时译码器的输出端就只有 y0为 0，接一个反相器然 后再接产生自然序列的计数器的清零端;这样就可以实现只有自然序列输出的功 能，同理当 qa,qb 为“0”,“1”时，这是译码器的输出端就只有 y1为 0，接一 个反相器然后再接产生奇数序列的计数器的清零端，这样就可以实现只有奇数 序列输出的功能; 当 qa,qb 为“1”,“0”时，这是译码器的输出端就只有 y2 为 0，接一个反相器然后再接产生偶数序列的计数器的清零端，这样就可以实 现只有偶数序列输出的功能; 当 qa,qb 为“1”,“1”时，这是译码器的输出端 就只有 y3为 0，接一个反相器然后再接产生音乐序列的计数器的清零端，这样 就可以实现只有音乐序列输出的功能。其产生序列的功能就是这样实现的。其 电路图如图 8： 12 图 8 数列循环电路图 3.2 序列显示电路的设计 3.2.1 十进制自然序列的显示电路 由于 74hc160 本身就是一个十进制计数的芯片，因此对于这个部分就只需 按照其功能表来接电路就可以实现十进制自然序列输出了。在脉冲信号的触发 下，计数器的输出端的状态依次为 0000000100100011010001010110011110001001，然后再将 计数器的输出端和数码管的输入端口相接就可以在数码管上面看到依次显示从 0 到 9 了。其序列显示电路图如图 9： u3 dcd_hex u5 74ls160d qa 14 qb 13 qc 12 qd 11 rco 15 a 3 b 4 c 5 d 6 enp 7 ent 10 load 9 clr 1 clk 2 vcc 5v v1 50 hz 5 v 10 0 67 8 9 13 图 9 自然序列实现电路图 3.2.2 奇数序列显示电路 将奇数 1，3，5，7，9 用 8421bcd 码分别表示为：“0001” ， “0011” ， “0101” ， “0111” ， “1001” ，可以发现最后一位都为 1，因此可以在上述十进制 自然序列的基础上将数码管的最低位接高电平就可以实现奇数序列了。虽然在 每个脉冲触发的作用下，芯片实现的仍然是十进制，但是由于数码管最低位接 高电平，在数码管显示的则是奇数列，但是显示的时间间隔是正常自然序列的 2 倍，为了实现相邻显示时间间隔相等，我们可以利用二分频电路解决上述问 题。其序列显示电路图如图 10： 图 10 奇数序列实现电路图 3.2.3 偶数序列显示电路 将偶数 0，2，4，6，8 用 8421bcd 码分别表示为“0000”， “0010”， “0100”, “0110”,“1000”, ,可以发现最后一位都为 0，因此可以在上述十进制自然序列的基 础上将数码管的最低位接低电平就可以实现偶数序列了。虽然在每个脉冲触发 的作用下，芯片实现的仍然是十进制，但是由于数码管最低位接高电平，在数 码管显示的则是偶数列，但是显示的时间间隔是正常自然序列的 2 倍，为了实 现相邻显示时间间隔相等，我们可以利用二分频电路解决上述问题。其序列显 示电路图如图 11： u1 dcd_hex_dig_green u2 74ls160d qa 14 qb 13 qc 12 qd 11 rco 15 a 3 b 4 c 5 d 6 enp 7 ent 10 load 9 clr 1 clk 2 v1 50 hz 5 v vcc 5v 1 0 vcc 2 3 4 u1 dcd_hex_blue vcc 5v v1 50 hz 5 v u2 74ls160d qa 14 qb 13 qc 12 qd 11 rco 15 a 3 b 4 c 5 d 6 enp 7 ent 10 load 9 clr 1 clk 2 vcc 1 0 2 3 4 14 图 11 偶数序列实现电路图 3.2.4 音乐序列显示电路 音乐序列的特点是从 0 显示到 7 后又再变为 0，这里可以将数码管的最高 位固定接低电平就可以实现了。因为 74ls160 的输出端只有三个与数码管相接， 当 74ls160 的输出为“1000”和“1001”时，这时由于数码管最高位是固定接 低电平的，也就是数码管的输入端仍是“0000” ， “0001” 。这样数码管的显示就 又变成 0 和 1 了。其序列显示电路图如图 12： 图 12 音乐序列实现电路图 vcc 5v v1 50 hz 5 v u1 74ls160d qa 14 qb 13 qc 12 qd 11 rco 15 a 3 b 4 c 5 d 6 enp 7 ent 10 load 9 clr 1 clk 2 u2 dcd_hex_yellow 1 vcc 2 3 4 0 15 74ls160d 功能表以及引脚图如下表 4 和图 13 所示： 表 4 74hc160 功能表 clrloadenpentclkabcdqaqbqcqdrco 000000 1000posabcd1 1111poscount1 111qa0qb0qc0qd01 111qa0 qb0qc0qd01 图 13 74hc160 的引脚图 3.3 脉冲信号的产生电路 经过筛选，我选择了 555 所构成的多谐振荡电路，如下图 14 所示： 16 图 14 555 组成的多谐振荡电路 从电路中我可以求出电路所产生的方波的频率为： f= 1.34/(r1+2*r2)*c 而我们要根据输出频率的周期的大小在 0.52s 之间可以连续地变化。那么 555 多谐振荡电路所产生的频率大小应该在 14hz 之间变化。才可以使输出的 数屏显示间隔满足条件。因而我可以求得在电容 c=10uv 的情况下，可以根据频 率范围求得 r1=10k 欧，r2可以在 13k65k 欧的范围内改变，这样就可以改变 输出方波的频率了。 3.4 分频电路的设计 因为奇、偶序列数字显示时间间隔是自然序列和音乐序列的 2 倍，为了实 现显示数字时间间隔相等的要求，可以使用二分频电路，让自然序列和音乐序 列的显示时间与奇偶电路的显示时间相等。 jk 触发器可以构成二分频电路。由于 jk 触发器的状态方程为 ，将 jk 触发器的 j、k 端均接在高电平，则从输出端 q 输出的 1nnn qjqkq 是二分频后的时间脉冲，其时间间隔为原脉冲的 2 倍。其电路图如图 15： 17 图 15 二分频电路 jk 触发器状态方程： ，其真值表如下表 5： nnn qkqjq 1 表 5 jk 触发器真值表 输 入输出 d rcpjkqn+1 1n q 0 01 100qn n q 11010 10101 18 4 总电路图的设计 这个电路图可以实现设计的要求，可以依次输出自然数列，奇数序列，偶 数序列还有音乐数列，而且还可以循环输出，数码管的显示的间隔时间 也可以 通过调节脉冲信号的频率来进行调整。 电路图中四个 74ls160 的输出端口分别与四个与门相接，然后再将四个门 电路的输出端分别与数码管的输入端相接。其中产生自然数列和音乐数列的脉 冲信号的频率是产生奇数序列和偶数序列的脉冲信号的频率是 2 倍，这是因为 为了实现数字显示时间间隔相等的要求，这里利用二分频器很好地实现了这一 功能。 当打开电路的开关后，首先就是输出自然序列，这时是 u1 先工作，它的清 零端接的是“1“，这时就是它处在计数的操作，然后输出通过与或门相接再接 至数码管的输入端，就可以依次显示从 0 到 9，当 u1 的输出要从 9 变到 0 的瞬 间，它的进位端的状态是”1” ，然后通过一个或门接至 74hc390 的脉冲输入端， 这时从“0”变至“1” ，恰好有一个脉冲，就可以通过译码器使 u4 开始工作即 开始计数，它从 9 变至 1 时，又通过进位端给 74hc390 一个脉冲，然后就通过 译码器又使 u8 开始工作，它从 0 变至 8，当它从 8 变至 0 时，它的进位端又变 至“1” ，就又可以给 74hc390 一个脉冲信号，最后就通过译码器控制 u9 的工作， 111 n qqn 1 qn n q 19 输出音乐数列。如此周而复始的这样循环，就可以实现我们需要的功能了。其 电路图如图 16: 图 16 总电路图 5 仿真结果及分析 5.1 仿真结果 总电路将多谐振荡电路换成电压时钟脉冲信号，对电路进行仿真。通过对 20 脉冲信号的频率调节就可以改变数屏显示的时间间隔。由于循环一次的状态数 过多，若要完整的显示出仿真得到的波形，只能选择分段截图，才能保证波形 显示清晰，则总电路图的仿真由以下截取的图 17（1） ，17（2） ，17（3）组成： 图 17 （1） 21 图 17 （2） 图 17（3） 22 5.2 仿真结果分析 理论上，当电压时钟脉冲信号的频率为 1hz 的时候，数屏显示的时间间隔 为 2s；当电压时钟脉冲信号的频率为 4hz 的时候，数屏显示的时间间隔为 0.5s；当电压时钟脉冲信号的频率为 2hz 的时候，数屏显示的时间间隔为 1s。 而实际仿真过程用到的电压时钟脉冲信号的频率为 100hz，才能使数屏显示的 时间间隔大致在 0.5s 到 2s 的范围内。 分析仿真结果，发现总电路可以实现从自然数列，奇数数列和音乐数列的 循环显示，而且数字之间的显示时间间隔也可以通过改变脉冲信号的频率来改 变，使其在 0.5s 到 2s 范围内连续可调。另外，控制器可自动清零。故本次课设 取得预想的方针结果。但每个数字的一次显示时间基本相等这个要求未能很好 实现，故还需完善。 6 心得与体会 这次的数电课程设计最大的特点是与实际运用直接相关，回顾这些题目： 汽车尾灯显示控制电路设计 、多路智能竞赛抢答器设计、多功能数字钟电路设 计、数字频率计设计以及彩灯循环显示控制电路设计，无一不是生活中常见的，