电子技术课程设计-八路抢答器设计.doc

- 1 - 1 课程设计报告 课程名称： 电子技术课程设计 院 部： 电气与信息工程学院 专业班级： 学生姓名： 指导教师： 完成时间： 2009年5月19日 报告成绩： 评阅意见： 评阅教师 日期 i 八八 路路 抢抢 答答 器器 设设 计计 ii 目录目录 目录目录i 摘 要.ii abstract.iii 第一章 八路抢答器需求分析1 1.1 背景.1 1.2 目的.1 1.4 设计所需元件及工具.2 第二章 八路抢答器框架3 2.1 8 路抢答器设计的方案分析3 2.1.1 数字抢答器总体方框图3 2.2 采用方案.3 第三章 具体电路设计5 3.1 抢答器主体电路.5 3.2 时序控制电路.5 3.3 报警电路.5 第四章 芯片介绍7 4.1 74ls3737 4.1.1 功能简介.7 4.1.2 74ls373 的真值表(功能表)，表中：8 4.2 74ls148 .8 4.2.1 功能简介.8 4.2.2 引脚图.9 4.2.3 真值表.9 4.3 74ls48.10 4.3.1 功能简介.10 4.3.2 引脚图.10 4.3.3 真值表.10 4.4 74ls83.11 4.4.1 功能简介.11 4.4.2 引脚图.11 4.5 74ls32.11 4.5.1 功能简介.11 4.5.2 引脚图11 iii 4.5.3 真值表.12 4.6 74ls04.12 4.6.1 功能简介.12 4.6.2 引脚图.12 4.6.3 真值表.13 4.7 74ls30.13 4.7.1功能简介.13 4.7.2 引脚图.13 第五章 总结14 第六章 参考文献15 第七章 附录1 附录 i 元件列表1 i 摘 要 该抢答器主要是基于 7 4 系列集成芯片组成电路各个部分，成本较低 ， 且基本能够使用于学校的一些活动中。采用 74ls148 编码器和 74ls373 锁存器 组成 抢答器的核心部分抢答电路。采用七段共阴极 led 数码管显示抢答序号和 定时时间，由 74ls48 数字显示译码管显示数码管。 八路抢答器的设计是基于集成元器件的设计，成本较低 ，且基本能够使用于学 校的一些活动中。采用 cd4532 编码器、cd4511 译码器和 74ls373 锁存器组成 抢答器的核心部分抢答电路。采用 555 定时器和三极管构成报警电路，时序控 制电路由 74ls121 产生。采用七段共阴极 led 数码管显示抢答序号，由 74ls48 数字显示译码管显示数码管。本设计的理设计主要在 multisim、protel 和 protus 上完成。经理论分析、multisim 和 protus 的仿真得出各器件信号和参 数。然后在 protel 上画出最终电路图。最后在实验室完成实际设计。 关键词：呼叫器；集成元件；multisim；protus。 ii abstract answer eight-way design is based on the design of integrated components, lower cost, and basically be able to use some of the schools activities. using 74ls148 and 74ls279 rs encoder latch formed the core of the answers answer circuit. 74ls192 increase the use of metric / answer by counter designs timing of the clock pulse counter circuit to provide. using 555 timer and alarm circuit transistor constitute, timing control circuit generated by the 74ls121. seven- segment led cathode were used digital tube display the serial number and timing answer time, figures from the 74ls48 decoder digital tube display. the rationale for the design of the design mainly in the multisim, protel and complete protus. by theoretical analysis, multisim simulation and come protus signals and parameters of the device. protel on and then draw the final circuit. finally, the completion of the actual design in the laboratory. keywordskeywords: pager; integrated components; multisim; protus. 1 第一章 八路抢答器需求分析 本章是对八路抢答器设计的总体分析，通过了解设计八路抢答器的背景、 目的，来很好的把握设计所要达到的功能和要求。为以后具体设计打下基础。 1.1 背景 数字电路产品在生活中有着极其广泛的应用，包括计算机、数字通信、智 能仪器仪表、自动控制及航天等领域中。这些给人们带来了生活，工作等方面 带来了极大的方便。数字电路的发展，使得这门课程对于我们来说是很有必要 学好。数字电路设备实现简单，速度和可靠性好。在这次电子设计中，本人制 作八路智能抢答器。抢答器在比赛等场合中不可缺少的设备。 这次电子设计是在孔令爽老师的指导下,全组 9 名同学一起讨论，设计出电 路图，然后在试验老师的带领下，在实验室完成了电路板的焊接工作。 1.2 目的 本次设计更重要是完成课程设计，达到规定要求。要求如下： 1. 抢答器同时供 8 名选手或 8 个代表队比赛，分别用 8 个按钮 s0 s7 表示。 2. 设置一个系统清除和抢答控制开关 s，该开关由主持人控制。 3. 抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在 led 数码管上 显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直 保持到主持人将系统清除为止。 4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如 30 秒）。当主持人启 动“开始“键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间 2 秒左 右。 5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的 编号和抢答的时间，并保持到主持人将系统清除为止 6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显 示 00。 1.31.3 功能 2 抢答器可以实现 8 个人同时抢答，在抢答时可以优先所存。在第一个信号 输入后，锁存器实现所存，别的信号不能输入，数码显示管输出数字显示。 1.4 设计所需元件及工具 本设计需要的工具有： 数字万用表，电焊，示波器，protues，protel，multism。 本设计需要的元件有（元件参数详见附录）： 5v 电源，电阻，按键，发光二极管，三极管， 74ls373，74ls04。 74ls148，74ls83,74ls48,74ls32,74ls30 共阴极 7 段 led，喇叭。 3 第二章 八路抢答器框架 2.1 8 路抢答器设计的方案分析 设计具有某种特定功能的集成电路板一般比较复杂，因此，在设计前，一 定要通过对几种方案的比较，选择较为简单的。这样，在正式设计是，就能做 到电路简化，电路板做出来较为美观，尤其重要的是：能达到事半功倍的目的。 2.1.1 数字抢答器总体方框图 如图所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到 “清除“状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间； 选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬 声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时 间。如果再次抢答必须由主持人再次操作“清除“和“开始“状态开关。 2.22.2 采用方案采用方案 根据设定的总体方框图，我们小组设计除了几种方案。经过大家的一致讨 论，实验室里芯片的取舍，实施的难易程度，我们选择了综合各方面都较为容 易实现的一种方案。 2.2.1 输入电路 由 74ls373 锁存器、74ls148 编码器、74ls30 编码器一起组成电路的输入部分。 4 2.2.2 中间传输部分 中间传输部分由全加器 74ls83 构成。 2.2.3 输出电路 译码器 74ls48 构成输出的主要部分。由它驱动数码显示管形成数字 显示部分，蜂鸣器也是由它经三极管驱动发出声音。 5 第三章 具体电路设计 3.1 抢答器主体电路 抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答 者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先 编码器 74148 和 74ls373 锁存器可以完成上述功能。其工作原理是：当主持人 控制开关处于“清除”位置时，rs 触发器的端为低电平，输出端（4q1q）全部 为低电平。于是 74ls48 的 =0，显示器灭灯；74148 的选通输入端 =0，74ls148 处于工作状态，此时锁存电路不工作。当主持人开关拨到“开始” 位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作 状态，等待输入端 7. 0 输入信号，当有选手将键按下时(如按下 s5)，74lsl48 的输出=010， =0，经 rs 锁存器后，ctr=l， =1，74ls373 处于工作状态， 4q3q2q=101，经 74ls48 译码后，显示器显示出“5”。此外，ctr=1，使 74lsl48 的端为高电平，74lsl48 处于禁止工作状态，封锁了其它按键的输入。 当按下的键松开后，74lsl48 的为高电平，但由于 ctr 维持高电平不变，所以 74lsl48 仍处于禁止工作状态，其它按键的输入信号不会被接收。这就保证了 抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持 人操作控制开关 s，使抢答电路复位，以便进行下一轮抢答。 3.2 时序控制电路 时序控制电路是八路抢答器设计的关键，因为它要完成以下三项功能： (1).主持人将控制开关拨到“开始“位置时，扬声器发声，抢答电路和定时电路 进人正常抢答工作状态。 (2).当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。 (3).当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电 路停止工作。 3.3 报警电路 这部分电路我们是用由 74ls148 译码器和三极管构成。74ls148 构成多谐 振荡器，振荡频率 fo143（r12r2）c ，其输出信号经三极管推动扬 6 声器。pr 为控制信号，当 pr 为高电平时，多谐振荡器工作；而当 pr 为低电平 时，电路停振。 7 第四章 芯片介绍 4.1 74ls373 4.1.1 功能简介: 74ls373 是常用的地址锁存器芯片，它实质是一个是带三态缓冲输出的 8d 触发器，在单片机系统中为了扩展外部存储器，通常需要一块 74ls373 芯片.本 文将介绍 74ls373 的工作原理,引脚图(管脚图),内结构图、主要参数及在单片 机系统中的典型应用电路.4.1.2 74ls373 工作原理简述:(1).1 脚是输出使能 (oe),是低电平有效,当 1 脚是高电平时,不管输入 3、4、7、8、13、14、17、18 如何,也不管 11 脚(锁存控制端,g)如何,输出 2(q0)、5(q1)、6(q2)、9(q3)、12(q4)、15(q5)、16(q6)、19(q7)全部呈现高 阻状态(或者叫浮空状态);(2).当 1 脚是低电平时,只要 11 脚(锁存控制端,g)上 出现一个下降沿,输出 2(q0)、5(q1)、6(q2)、9(q3)、12(q4)、15(q5)、16(q6)、 19(q7)立即呈现输入脚 3、4、7、8、13、14、17、18 的状态. 锁存端 le 由高变低时，输出端 8 位信息被锁存，直到 le 端再次有效。 当三态门使能信 号 oe 为低电平时，三态门导通，允许 q0q7 输出，oe 为高电平时，输出悬空。 内部逻辑结构图 内部结构图 8 4.1.2 74ls373 的真值表(功能表)，表中： output control enable g d output l l l h h h l x h l x x h l q0 z l低电平； h高电平； x不定态； q0建立稳态前 q 的电平； g输入端，与 8031ale 连高电平：畅通无阻低电平：关门锁存。 图中 oe使能端，接地。 当 g=“1”时，74ls373 输出端 1q8q 与输入端 1d8d 相同； 当 g 为下降沿时，将输入数据锁存。 4.2 74ls148 4.2.1 功能简介 74ls148是8：3线优先编码器。它允许多个输入信号同时有效，但只对一个优先 级最高的信号进行编码。 9 4.2.2 引脚图 4.2.3 真值表 10 4.3 74ls48 4.3.1 功能简介 在优先编码器电路中，允许同时输入两个以上编码信号。不过在设计优先编码 器时，已经将所有的输入信号按优先顺序排了队。在同时存在两个或两个以上 输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不 起作用。74ls148 是一个八线-三线优先级编码器。 4.3.2 引脚图 4.3.3 真值表 11 4.44.4 74ls8374ls83 4.4.1 功能简介 74ls83 是加法器，其输出为两个输入 a、b 的二进制之和。通过简单的级 联，可以实现乘法。 4.4.2 引脚图 4.5 74ls32 4.5.1 功能简介 74ls32 是 4 个二输入与非门。 4.5.2 引脚图 12 4.5.3 真值表 输入 输出 a b l 0 0 1 0 1 0 1 0 0 1 1 0 4.6 74ls04 4.6.1 功能简介 74ls04 是带有 6 个非门的芯片，它的作用是实现反向。 4.6.2 引脚图 4.6.3 真值表 输入输出 13 4.7 74ls30 4.7.1 功能简介 74ls30 是八输入与非门。 4.7.2 引脚图 a y