计算机组成原理课后答案(第二版)_唐朔飞_第九章 控制单元CU.ppt

控制单元cu 第第 九九 章章 3. 什么是指令周期、机器周期和 时钟周期？三者有何关系？ 解：cpu每取出并执行一条指令 所需的全部时间叫指令周期；机器周 期是在同步控制的机器中，执行指令 周期中一步相对完整的操作（指令步 ）所需时间，通常安排机器周期长度= 主存周期；时钟周期是指计算机主时 钟的周期时间，它是计算机运行时最 基本的时序单位，对应完成一个微操 作所需时间，通常时钟周期=计算机主 频的倒数。 1414 4. 能不能说cpu的主频越快，计 算机的运行速度就越快？为什么？ 解：不能说机器的主频越快，机器 的速度就越快。因为机器的速度不仅与 主频有关，还与数据通路结构、时序分 配方案、alu运算能力、指令功能强 弱等多种因素有关，要看综合效果。 5. 设机器a的cpu主频为8mhz， 机器周期含4个时钟周期，且该机的平 均指令执行速度是0.4mips，试求该机 的平均指令周期和机器周期，每个指令 周期中含几个机器周期？如果机器b的 cpu主频为12mhz，且机器周期也含4 个时钟周期，试问b机的平均指令执行 速度为多少mips? 解：先通过a机的平均指令执行速 度求出其平均指令周期，再通过主频求 出时钟周期，然后进一步求出机器周期 。b机参数的算法与a机类似。 计算如下： a机平均指令周期=1/0.4mips=2.5s a机时钟周期=1/8mhz=125ns a机机器周期=125ns4=500ns=0.5s a机每个指令周期中含机器周期个数 =2.5s0.5s=5个 b机时钟周期 =1/12mhz 83ns b机机器周期 =83ns4 =332ns 设b机每个指令周期也含5个机器 周期，则： b机平均指令周期=332ns5=1.66s b机平均指令执行速度=1/1.66s =0.6mips 结论：主频的提高有利于机器执 行速度的提高。 6. 设某计算机的cpu主频为 8mhz，每个机器周期平均含2个时钟 周期，每条指令平均有4个机器周期， 试问该计算机的平均指令执行速度为 多少mips？若cpu主频不变，但每个 机器周期平均含4个时钟周期，每条指 令平均有4个机器周期，则该机的平均 指令执行速度又是多少mips？由此可 得出什么结论？ 解：先通过主频求出时钟周期， 再求出机器周期和平均指令周期，最 后通过平均指令周期的倒数求出平均 指令执行速度。计算如下： 时钟周期=1/8mhz=0.12510-6 =125ns 机器周期=125ns2=250ns 平均指令周期=250ns4=1000ns=1s 平均指令执行速度=1/1s=1mips 当参数改变后： 机器周期= 125ns4=500ns=0.5s 平均指令周期=0.5s4=2s 平均指令执行速度=1/2s=0.5mips 结论：两个主频相同的机器，执行 速度不一定一样。 7. 某cpu的主频为10mhz，若已 知每个机器周期平均包含4个时钟周期 ，该机的平均指令执行速度为1mips ，试求该机的平均指令周期及每个指 令周期含几个机器周期？若改用时钟 周期为0.4s的cpu芯片，则计算机的 平均指令执行速度为多少mips？若要 得到平均每秒80万次的指令执行速度 ，则应采用主频为多少的cpu芯片？ 解：先通过主频求出时钟周期时 间，再进一步求出机器周期和平均指 令周期。 时钟周期=1/10mhz=0.110-6 =100ns 机器周期=100ns4=400ns=0.4s 平均指令周期=1/1mips =110-6=1s 每个指令周期所含机器周期个数 = 1s/0.4s=2.5个 当芯片改变后，相应参数变为： 机器周期=0.4s4=1.6s 平均指令周期=1.6s2.5=4s 平均指令执行速度=1/4s =0.25mips 若要得到平均每秒80万次的指令 执行速度，则应采用的主频为： 平均指令周期=1/0.8mips =1.25 10-6=1.25s 机器周期=1.25s2.5=0.5s 时钟周期= 0.5s4=0.125s 主频=1/0.125s=8mhz 应应采用主频为频为 8mhz的cpu芯片 。 8. 某计算机的主频为6mhz，各类指令的平均执行 时间和使用频度如下表所示，试计算该机的速度（单 位用mips表示），若上述cpu芯片升级为10mhz， 则该机的运行速度又为多少？ 指令类别 存取 加、减、比较、转移 乘除 其他 平均指令 执行时间 0.6s 0.8s 10s 1.4s 使用频度 35% 45% 5% 15% 解：指令平均运行时间 =（0.60.35 +0.80.45+100.05+1.40.15）s = 0.21+0.36+0.5+0.21 = 1.28s 机器平均运行速度 = 1/1.28s = 0.78125mips cpu芯片升级后，机器平均运行速度计算： 方法一： 0.78125mips(10mhz/ 6mhz)1.3mips 方法二： 时钟周期 = 1/6mhz0.16667s 指令平均运行周期数=1.28s/0.16667s7.68cpi 升级后时钟周期 = 1/10mhz 0.1s 指令平均运行时间0.1s7.680.768s 机器平均运行速度1/0.768s1.3mips 11. 设cpu内部结构如图9.4所示 ，此外还设有b、c、d、e、h、l六 个寄存器，它们各自的输入和输出端 都与内部总线相通，并分别受控制信 号控制（如bi为寄存器b的输入控制； bo为寄存器b的输出控制）。要求从 取指令开始，写出完成下列指令所需 的全部微操作和控制信号。 （1）add b，c；(b)+(c) b) （2）sub a，h；(ac)-(h) ac) 解：先画出相应指令的流程图， 然后将图中每一步数据通路操作分解 成相应的微操作，再写出同名的微命 令即可。 控制信号举例：图9.4 在此基础上再加b、c、d、e、h、l六个寄存器， 连法和控制信号定义方式与图中其它寄存器一样。 cuir iri 时钟源 pcmarmdr pci pco marimdri mdro ac aci aco y yi alu alui z zo 控制信号 控制信号 地址线数据线 存储器 r w +1 cpucpu内部总线内部总线 （1） add b，c指令流程及微命令序列如下： op=op=？ pcmar mm读 pc+1 pc mdr mdr irir addadd pcpc o o ，marmar i i 1 1 r r +1+1（图中未标出，图中未标出， 可与前一步并行）可与前一步并行） mdrmdr o o ，irir i i bo，yi co，alui，+ zo，bi addadd b by y z zb b （y y）+ +（c c）z z （2） sub a，h指令流程及微命令序列如下： op=op=？ pcmar mm读 pc+1 pc mdr mdr irir subsub pcpc o o ，marmar i i 1 1 r r +1+1（图中未标出，图中未标出， 可与前一步并行）可与前一步并行） mdrmdr o o ，irir i i ho，yi aco，alui， zo，aci subsub hhy y z zacac （acac） （hh）z z 12. cpu结构同上题，写出完成 下列指令所需的全部微操作和控制信 号（包括取指令）。 （1）寄存器间接寻址的无条件转 移指令“jmp b”。 （2）间接寻址的存数指令“sta x”。 解：解题方法步骤同上题。 （1） “jmp b”指令的流程图和 全部微操作控制信号如下： “jmp b”指令流程图及微命令序列： pcpc o o ，marmar i i 1 1 r r +1+1（图中未标出，图中未标出， 可与前一步并行）可与前一步并行） mdrmdr o o ，irir i i b bo o ，pcpc i i 注：注：指令中指令中b b为寄存器名。为寄存器名。 op=op=？ pcmar mm读 pc+1 pc mdr mdr irir jmp jmp b b pcpc （2） “sta x”指令流程图及微命令序列如下： pcpc o o ，marmar i i 1 1 r r +1+1（图中未标出，图中未标出， 可与前一步并行）可与前一步并行） mdrmdr o o ，irir i i i=1i=1？ pcmar mm读 pc+1 pc mdr mdr irir y y 转间址操作转间址操作 mdro，mari 1 r mdro，mari aco，mdri 1 w 注：指令中x为为形式地址 间址操作间址操作 x(mdr)x(mdr)marmar mdrmdrmarmar mmmm读读 op=?op=? stasta acacmdrmdr mmmm写写 13. 设cpu内部结构如图9.4所示，此 外还设有r1r4四个寄存器，它们各自的 输入和输出端都与内部总线相通，并分别 受控制信号控制（如r2i为寄存器r2的输入 控制；r2o为寄存器r2的输出控制）。要求 从取指令开始，写出完成下列指令所需的 全部微操作和控制信号。 （1）add r2， r4 ； （(r2)+(r4) r2，寄存器间接寻址） （2）sub r1， mem ； （(r1)-(mem) r1，存储器间接寻址） 解：解题方法步骤同第11题。 （1） “add r2， r4”指令的流程 图和全部微操作控制信号如下： “add r2， r4”指令的流程图和全部微操作命令： op=op=？ pcmar mm读 pc+1 pc mdr mdr irir addadd pcpc o o ，marmar i i 1 1 r r +1+1（图中未标出，图中未标出， 可与前一步并行）可与前一步并行） mdrmdr o o ，irir i i r2o，yi r4o，mari 1 r mdro，alui，+ zo，r2i addadd r r2 2 y y z zr r 2 2 (y)+(mdr)(y)+(mdr)z z r r4 4 marmar mmmm读读 （2）sub r1， mem指令流程图和全部微命令如下： i=1i=1？ pcmar mm读 pc+1 pc mdr mdr irir 转间址操作转间址操作 pcpc o o ，marmar i i 1 1 r r +1+1（图中未标出，图中未标出， 可与前一步并行）可与前一步并行） mdrmdr o o ，irir i i mdro，mari 1 r r1o，yi mdro，alui， zo，r1i subsub r r1 1 y y z zr r 1 1 (y) (y) (mdr)(mdr)z z 间址操作间址操作 mem(mdr)mem(mdr)marmar mmmm读读 op=?op=? 14. 设单总线计算机结构如图9.5所示，其中m为 主存，xr为变址寄存器，ear为有效地址寄存 器，latch为锁存器。假设指令地址已存于 pc中，画出“lda * d”和“sub d(xr)”指令周 期信息流程图，并列出相应的控制信号序列。 说明： （1） “lda * d”指令字中*表示相对寻址 ，d为相对位移量。 （2） “sub d(xr)”指令字中d为形式地址 。 （3）寄存器的输入和输出均受控制信号控 制，例如，pci表示pc的输入控制信号，mdro 表示mdr的输出控制信号。 （4）凡是需要经过总线实现寄存器之间的 传送，需在流程图中注明，如pcbusmar ，相应应的控制信号为为pco和mari。 （1）“lda * d”指令周期流程图及控制信号序列： pcpc o o ，marmar i i r/-w=r/-w=r r（marmar、mdrmdr 与与mm直连，故不需控制）直连，故不需控制） mdrmdr o o ，irir i i +1+1（图中未标出，图中未标出， 可与前一步并行）可与前一步并行） op=op=？ pcbus mar m(mar) mdr pc+1 pc mdr mdr bus bus irir ldalda pco，iro，+，eari earo，mari r/-w=r mdro，acci lda lda pc+d(ir)pc+d(ir)earear mdrmdrbusbus accacc earearbusbusmarmar m(mar)m(mar)mdrmdr （2）“sub d(xr)”指令周期流程图及控制信号序列： pcpc o o ，marmar i i r/-w=r/-w=r r（marmar、mdrmdr 与与mm直连，故不需控制）直连，故不需控制） mdrmdr o o ，irir i i +1+1（图中未标出，图中未标出， 可与前一步并行）可与