基于vhdl计程车计价器设计说明书.doc

设计（论文）题目：设计（论文）题目： 基于基于 VHDL 的出租车计价器的设计的出租车计价器的设计 学学 院院 名名 称称 ：黑兔黑兔 MK-II 学学 生生 姓姓 名名 ：希洛希洛尤尔尤尔 专专 业业 ：阳离子火神炮阳离子火神炮 班班 级级 ：89757 学学 号号 ：9527 指指 导导 教教 师师 ：希捷希捷莱茵莱茵 答辩组答辩组 负责人负责人 ：謺古斯謺古斯玛奇士玛奇士 填表时间：填表时间： 年年 月月 高达高达 ACE 大学教务处制大学教务处制 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） - I - 摘摘 要要 在实际生产生活中，出租车计价器系统是非常重要。鉴于出租车计价器系统的实际应用 性，本文设计了一个出租车计价器系统，根据预定的设计要求和设计思路，以 MAX+PLUS软件为平台，使用 VHDL 硬件描述语言来实现本设计。本文的主要内容是设 计系统的电路结构，编写 VHDL 程序和仿真实现设计要求。最后使本设计不仅能实现计费 和预置以及模拟汽车启动、停止、暂停等功能，还能够动态扫描显示车费数目。通过仿真模 拟，得到了设计结果以及在 MAX+PLUS软件下的仿真波形。经过对软件仿真波形和硬件 调试结果的分析，可以发现本文设计的出租车计价系统具有实用出租车计价器的基本功能， 能够完成模拟计费及相关任务，如能进一步的改进，在一定范围内是可以实用化和市场化的。 【关键词关键词】: 出租车计费器 FPGA MAX+PLUS VHDL 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） - II - ABSTRACT The rental car mileage fare meters system is very important in actual production life. According to the predetermined design requirements and design ideas, this paper uses the platform of MAX + PLUS software and VHDL hardware description language to design a taximeter system. This paper mainly introduces the structure of the system and circuit design, it not only to achieve, bill, preset and simulate the start, stop, pause and other functions of car, but also to scan the showed fare number dynamically. Through the experimental simulation, it can get the results of the design and the simulation wareform by maxplus softwave. By the analysis of software simulation waveform and the hardware debugging results，it shows that the system can achieve the basic functions of taximeter, such as simulate the bill and so on. If it can be further improved in other areas, marketization will be true to a certain extent . Key words: The rental car costs system FPGA MAX+PLUS VHDL 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） - III - 目目 录录 摘摘 要要 .I ABSTRACTII 目目 录录III 前前 言言.1 第一章第一章 概述概述.2 第一节第一节 设计背景设计背景.2 第二节第二节 EDA 发展概况发展概况 .3 一、一、EDA 系统框架结构系统框架结构 .6 二、系统级设计二、系统级设计.7 第三节第三节 EDA 技术基本特征技术基本特征 .7 一、一、 “自顶向下自顶向下”的设计方法的设计方法.8 二、二、ASIC 设计设计 8 三、硬件描述语言三、硬件描述语言.9 四、四、VHDL 的优点的优点 9 第四节第四节 本章小结本章小结.10 第二章第二章 出租车计费系统的设计出租车计费系统的设计.11 第一节第一节 出租车计费目标出租车计费目标.11 第二节第二节 基本设计思想基本设计思想.11 第三节第三节 设计方案比较设计方案比较.12 第四节第四节 本章小结本章小结.14 第三章第三章 基于基于 VHDL 的出租车计费系统的实现的出租车计费系统的实现 .15 第第一一节节 VHDL 相相关关介介绍绍 .15 一一、FPGA 简简介介 .15 二二、部部分分模模块块设设计计 16 第二节第二节 系统框图及各功能模块的实现及主程序系统框图及各功能模块的实现及主程序.17 一、程序流程图一、程序流程图.17 二、系统总体框图二、系统总体框图.18 三、计费模块的实现三、计费模块的实现.19 四、十进制转换模块的实现四、十进制转换模块的实现.20 五、车费路程显示模块的实现五、车费路程显示模块的实现.21 六、八进制选择模块实现六、八进制选择模块实现.22 七、显示译码模块实现七、显示译码模块实现.23 第三节第三节 本章小结本章小结.24 第四章第四章 系统仿真系统仿真.24 第一节第一节 软件软件 Altera Max+plus 介绍介绍24 一、软件功能简介一、软件功能简介.24 三、三、MAX+plus II 可编程设计流程可编程设计流程25 四、项目编译（设计处理）四、项目编译（设计处理）.26 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） - IV - 五、仿真和定时分析（项目校验）五、仿真和定时分析（项目校验）.27 六、器件编程下载六、器件编程下载.27 七、可编程逻辑常用设计输入法介绍七、可编程逻辑常用设计输入法介绍.28 第二节第二节 模块仿真结果模块仿真结果.28 一、十进制转换模块的仿真结果一、十进制转换模块的仿真结果.28 二、计费模块的仿真结果二、计费模块的仿真结果.29 三、车费路程显示模块的仿真结果三、车费路程显示模块的仿真结果.29 四、八进制选择模块结果验证四、八进制选择模块结果验证.29 五、显示译码模块结果验证五、显示译码模块结果验证.30 第三节第三节 本章小结本章小结.30 第五章第五章 结论结论.31 致致 谢谢.32 参考文献参考文献.33 附附 录录.34 一、英文原文一、英文原文.34 二、中文翻译二、中文翻译.40 三、源程序代码三、源程序代码.45 计费程序模块程序计费程序模块程序.45 十进制转换模块程序十进制转换模块程序.47 车费路程显示模块程序车费路程显示模块程序.49 八进制选择模块程序八进制选择模块程序.50 显示译码模块程序显示译码模块程序.50 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 1 前前 言言 二十世纪后半期，随着集成电路和计算机技术的飞速发展，数字系统也得 到了飞速发展，其实现方法经历了由分立元件、SSI、MSI 到 LSI、VLSI 以及 UVLSI 的过程。同时为了提高系统的可靠性与通用性，微处理器和专业集成 电路（ASIC）逐渐取代了通用全硬件 LSI 电路，而 ASIC 以其体积小、重量 轻、功耗低、速度快、成本低、保密性好而脱颖而出。 目前，业界大量可编程逻辑器件（PLD） ，尤其是现场可编程逻辑器件 （FPLD）被大量地应用在 ASIC 的制作当中。在可编程集成电路的开发过程 中，以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术 最新成果的电子设计自动化（EDA）技术主要能辅助进行三方面的设计工作： IC 设计,电子电路设计以及 PCB 设计 其中电子设计技术的核心就是 EDA 技术，EDA 是指以计算机为工作台， 融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子 CAD 通用软件包，主要能辅助进行三方面的设计工作，即 IC 设计、电子电路设计 和 PCB 设计。它的基本特征是：设计人员按照“自顶向下”的设计方法，对整 个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电 路(ASIC)实现，然后采用硬件描述语言(HDL)完成系统行为级设计，最后通过 综合器和适配器生成最终的目标器件。 硬件描述语言(HDLHardware Description Language)是一种用于设计硬 件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、 电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的 设计。VHDL 是一种全方位的硬件描述语言，包括系统行为级、寄存器传输 级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描 述，因此 VHDL 几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或 自底向上的电路设计过程都可以用 VHDL 来完成。 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 2 第一章第一章 概述概述 第一节第一节 设计背景设计背景 随着出租车行业的发展，对出租车计费器的要求也越来越高。二十世纪 后半期，随着集成电路和计算机技术的飞速发展，数字系统也得到了飞速发 展，其实现方法经历了由分立元件、SSI、MSI 到 LSI、VLSI 以及 UVLSI 的 过程。同时为了提高系统的可靠性与通用性，微处理器和专业集成电路 （ASIC）逐渐取代了通用全硬件 LSI 电路，而 ASIC 以其体积小、重量轻、 功耗低、速度快、成本低、保密性好而脱颖而出。目前，业界大量可编程逻 辑器件（PLD） ，尤其是现场可编程逻辑器件（FPLD）被大量地应用在 ASIC 的制作当中。在可编程集成电路的开发过程中，以计算机为工作平台，融合 了应用电子技术、计算机技术、智能化技术最新成果的电子设计自动化 （EDA）技术主要能辅助进行三方面的设计工作：IC 设计,电子电路设计以及 PCB 设计 理想的可编程逻辑开发系统能符合大量的设计要求：它能够支持不同结 构的器件，在多种平台运行，提供易于使用的界面，并且有广泛的特征。此 外，一个设计系统应该能给设计师提供充分自由的设计输入方法和设计工具 选择。Altered 公司开发的 MAX+PLUS开发系统能充分满足可编程逻辑设 计所有要求。MAX+PLUS设计环境所提供的灵活性和高效性是无可比拟的。 其丰富的图形界面，辅之以完整的、可及时访问的在线文档，使设计人员能 够轻松、愉快地掌握和使用 MAX+PLUS软件。 编程器是一种专门用于对可编程器（如 EPROM,EEPROM,GAL,CPLD,PAL 等）进行编程的专业设备 PLD 器件的逻辑 功能描述一般分为原理图描述和硬件描述语言描述，原理图描述是一种直观 简便的方法，它可以将现有的小规模集成电路实现的功能直接用 PLD 器件来 实现，而不必去将现有的电路用语言来描述，但电路图描述方法无法做到简 练；硬件描述语言描述是可编程器件设计的另一种描述方法，语言描述可能 精确和简练地表示电路的逻辑功能，现在 PLD 的设计过程中广泛使用。常用 的硬件描述语言有 ABEL,VHDL 语言等，其中 ABEL 是一种简单的硬件描述 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 3 语言，其支持布尔方程、真值表、状态机等逻辑描述，适用于计数器、译码 器、运算电路、比较器等逻辑功能的描述；VHDL 语言是一种行为描述语言， 其编结构类似于计算机中的 C 语言，在描述复杂逻辑设计时，非常简洁，具 有很强的逻辑描述和仿真能力，是未来硬件设计语言的主流。 VHDL 就是超高速集成电路硬件描述语言。覆盖面广，描述能力强，是 一个多层次的硬件描述语言。在 VHDL 语言中，设计的原始描述可以非常简 练，经过层层加强后，最终可成为直接付诸生产的电路或版图参数描述。具 有良好的可读性，即容易被计算机接受，也容易被读者理解。使用期长，不 会因工艺变化而使描述过时。因为 VHDL 的硬件描述与工艺无关，当工艺改 变时，只需修改相应程序中的属性参数即可。支持大规模设计的分解和已有 设计的再利用。一个大规模的设计不可能由一个人独立完成，必须由多人共 同承担，VHDL 为设计的分解和设计的再利用提供了有力的支持。 第二节第二节 EDA 发展概况发展概况 电子设计技术的核心就是 EDA 技术，EDA 是指以计算机为工作台，融 合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子 CAD 通 用软件包，主要能辅助进行三方面的设计工作，即 IC 设计、电子电路设计和 PCB 设计。EDA 技术已有 30 年的发展历程，大致可分为三个阶段。70 年代 为计算机辅助设计(CAD)阶段，人们开始用计算机辅助进行 IC 版图编辑、 PCB 布局布线，取代了手工操作。80 年代为计算机辅助工程(CAE)阶段。与 CAD 相比，CAE 除了有纯粹的图形绘制功能外，又增加了电路功能设计和结 构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。 CAE 的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线， PCB 后分析。90 年代为电子系统设计自动化(EDA)阶段。 中国 EDA 市场已渐趋成熟，不过大部分设计工程师面向的是 PC 主板和 小型 ASIC 领域，仅有小部分（约 11%）的设计人员开发复杂的片上系统器 件。为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有 必要购入一些最新的 EDA 技术。 在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新 型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全 技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 4 产业，培育新的经济增长点。要大力推进制造业信息化，积极开展计算机辅 助设计（CAD） 、计算机辅助工程（CAE） 、计算机辅助工艺（CAPP） 、计算 机机辅助制造（CAM） 、产品数据管理（PDM） 、制造资源计划（MRPII）及 企业资源管理（ERP）等。有条件的企业可开展“网络制造”，便于合作设计、 合作制造，参与国内和国际竞争。开展“数控化”工程和“数字化”工程。自动 化仪表的技术发展趋势的测试技术、控制技术与计算机技术、通信技术进一 步融合，形成测量、控制、通信与计算机（M3C）结构。在 ASIC 和 PLD 设 计方面，向超高速、高密度、低功耗、低电压方向发展。外设技术与 EDA 工 程相结合的市场前景看好，如组合超大屏幕的相关连接，多屏幕技术也有所 发展。 中国自 1995 年以来加速开发半导体产业，先后建立了几所设计中心，推 动系列设计活动以应对亚太地区其它 EDA 市场的竞争。 在 EDA 软件开发方面，目前主要集中在美国。但各国也正在努力开发相 应的工具。日本、韩国都有 ASIC 设计工具，但不对外开放 。中国华大集成 电路设计中心，也提供 IC 设计软件，但性能不是很强。相信在不久的将来会 有更多更好的设计工具有各地开花并结果。据最新统计显示，中国和印度正 在成为电子设计自动化领域发展最快的两个市场，年复合增长率分别达到了 50%和 30%。 EDA 技术发展迅猛，完全可以用日新月异来描述。EDA 技术的应用广 泛，现在已涉及到各行各业。EDA 水平不断提高，设计工具趋于完美的地步。 EDA 市场日趋成熟，但我国的研发水平还很有限，需迎头赶上。 可编程逻辑器件自 70 年代以来经历了 PAL，GALCPLD,FPGA 几个发展 阶段，其中 CPLD/FPGA 高密度可编程逻辑器件，目前集成度已高达 200 万 门/片，它将各模块 ASC 集成度高的优点和可编程逻辑器件设计生产方便的特 点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快速 度上市，而当市场扩大时，他可以很容易的转换掩膜 ASIC 实现，因此开发 风险也大为降低。 硬件描述语言（HDL）是一种用于设计硬件电子系统的计算机语言，他 用软件编程的方式来描述电子系统的逻辑功能、电路结构和链接形式，与传 统的门级描述方式相比，他更适合于大规模系统的设计。 例如一个 32 位的 加法器，利用图形输入软件需要输入 500 至 1000 个门，而利用 VHDL 语言 只需要书写一行 A=B+C 即可。而且 VHDL 语言可读性强，易于修改和发现 错误。早期的硬件描述语言如 ABEL,HDL,AHDL,由不同的 EDA 厂商开发， 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 5 互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克 服以上不足，1985 年，美国国防部正式推出了告诉集成电路硬件描述语言 VHDL，1987 年 IEEE 采纳 VHDL 为硬件描述语言标准（IEEE STD-1076） 。 VHDL 是一种全方位的硬件描述语言，包括系统行为级。寄存器传输级 和逻辑门多个设计层次，支持结构、数据流和行为三中描述形式的混合描述， 因此 VHDL 几乎覆盖了以往各种硬件语言的功能，整个自顶向下或由下向上 的电路设计过程都可以用 VHDL 来完成。VHDL 还具有以下特点：1VHDL 的宽范围描述能力是他成为高层设计的核心，将设计人员的工作重心提高到 了系统功能的实现与调试，而花较少的精力于物理实现。VHDL 可以用简洁 明确的代码描述来进行复杂控制逻辑设计，灵活且方便，而且也便于设计结 果的交流、保存和重用。3.VHDL 的设计不依赖于特定的器件，方便了工艺 的转换。4.VHDL 是一个标准语言，为众多的 EDA 厂商支持，因此移植性好。 传统的硬件电路设计方法是采用自下而上的设计方法，即根据系统对硬件的 要求，详细编制技术规格书，并画出系统控制流图；然后根据技术规格书和 系统控制流图，对系统的功能进行细化，合理地划分功能模块，并画出系统 的功能框图；接着就进行各功能模块的细化和电路设计；各功能模块电路设 计、调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最 后完成整个系统的硬件设计。采用传统方法设计数字系统，特别是当电路系 统非常庞大时，设计者必须具备较好的设计经验，而且繁杂多样的原理图的 阅读和修改也给设计者带来诸多的不便。为了提高开发的效率，增加已有开 发成果的可继承性以及缩短开发周期，各 ASIC 研制和生产厂家相继开发了 具有自己特色的电路硬件描述语言（Hardware Description Language，简称 HDL） 。但这些硬件描述语言差异很大，各自只能在自己的特定设计环境中使 用，这给设计者之间的相互交流带来了极大的困难。因此，开发一种强大的、 标准化的硬件描述语言作为可相互交流的设计环境已势在必行。于是，美国 于 1981 年提出了一种新的、标准化的 HDL，称之为 VHSIC（Very High Speed Integrated Circuit） Hardware Description Language，简称 VHDL。这是 一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。设计者可以 利用这种语言来描述自己的设计思想，然后利用电子设计自动化工具进行仿 真，再自动综合到门电路，最后用 PLD 实现其功能。 覆盖面广，描述能力强，是一个多层次的硬件描述语言。在 VHDL 语言中， 设计的原始描述可以非常简练，经过层层加强后，最终可成为直接付诸生产 的电路或版图参数描述。 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 6 具有良好的可读性，即容易被计算机接受，也容易被读者理解。 使用期长，不会因工艺变化而使描述过时。因为 VHDL 的硬件描述与工艺 无关，当工艺改变时，只需修改相应程序中的属性参数即可。 支持大规模设计的分解和已有设计的再利用。一个大规模的设计不可能由 一个人独立完成，必须由多人共同承担，VHDL 为设计的分解和设计的再利 用提供了有力的支持。 当电路系统采用 VHDL 语言设计其硬件时，与传统的电路设计方法相比 较，具有如下的特点：即从系统总体要求出发，自上而下地逐步将设计的内 容细化，最后完成系统硬件的整体设计。 在设计的过程中，对系统自上而下分成三个层次进行设计： 第一层次是行为描述。所谓行为描述，实质上就是对整个系统的数学模 型的描述。一般来说，对系统进行行为描述的目的是试图在系统设计的初始 阶段，通过对系统行为描述的仿真来发现设计中存在的问题。在行为描述阶 段，并不真正考虑其实际的操作和算法用何种方法来实现，而是考虑系统的 结构及其工作的过程是否能到达系统设计的要求。 第二层次是 RTL 方式描述。这一层次称为寄存器传输描述（又称数据流 描述） 。如前所述，用行为方式描述的系统结构的程序，其抽象程度高，是很 难直接映射到具体逻辑元件结构的。要想得到硬件的具体实现，必须将行为 方式描述的 VHDL 语言程序改写为 RTL 方式描述的 VHDL 语言程序。也就 是说，系统采用 RTL 方式描述，才能导出系统的逻辑表达式，才能进行逻辑 综合。 第三层次是逻辑综合。即利用逻辑综合工具，将 RTL 方式描述的程序转 换成用基本逻辑元件表示的文件（门级网络表） 。此时，如果需要，可将逻辑 综合的结果以逻辑原理图的方式输出。此后可对综合的结果在门电路级上进 行仿真，并检查其时序关系。应用逻辑综合工具产生的门网络表，将其转换 成 PLD 的编程码，即可利用 PLD 实现硬件电路的设计。 由自上而下的设计过程可知，从总体行为设计开始到最终的逻辑综合， 每一步都要进行仿真检查，这样有利于尽早发现设计中存在的问题，从而可 以大大缩短系统的设计周期。 由于目前众多制造 PLD 芯片的厂家，其工具软件均支持 VHDL 语言的编 程。所以利用 VHDL 语言设计数字系统时，可以根据硬件电路的设计需要， 自行利用 PLD 设计自用的 ASIC 芯片，而无须受通用元器件的限制。 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 7 一、一、EDA 系统框架结构系统框架结构 EDA 系统框架结构（FRAMEWORK）是一套配置和使用 EDA 软件包的 规范。目前主要的 EDA 系统都建立了框架结构，如 CADENCE 公司的 Design Framework，Mentor 公司的 Falcon Framework，而且这些框架结构都遵 守国际组织制定的统一技术标准。框架结构能将来自不同 EDA 厂商的 工具软件进行优化组合，集成在一个易于管理的统一的环境之下，而且还支 持任务之间、设计师之间以及整个产品开发过程中的信息传输与共享，是并 行工程和自顶向下设计施的实现基础。 EDA 技术的每一次进步，都引起了设计层次上的一次飞跃，从设计层次 上分，70 年代为物理级设计（CAD） ，80 年代为电路级设计（CAE） ，年 代进入到系统级设计（EDA） 。物理级设计主要指 IC 版图设计，一般由半导 体厂家完成，对电子工程师没有太大的意义，因此本文重点介绍电路级设计 和系统级设计。 仿真通过后，根据原理图产生的电气连接网络表进行 PCB 板的自动布局 布线。在制作 PCB 板之前还可以进行 PCB 后分析，其中包括热分析、噪声 及窜扰分析、电磁兼容分析、可靠性分析等，并可将分析后的结果参数反标 回电路图，进行第二次仿真，也称为后仿真。后仿真主要是检验 PCB 板在实 际工作环境中的可行性。由此可见，电路级的 EDA 技术使电子工程师在实际 的电子系统产生前，就可以全面地了解系统的功能特性和物理特性，从而将 开发风险消灭在设计阶段，缩短了开发时间，降低了开发成本。 二、系统级设计二、系统级设计 进入 90 年代以来，电子信息类产品的开发明显呈现两个特点：一是产品 复杂程度提高；二是产品上市时限紧迫。然而，电路级设计本质上是基于门 级描述的单层次设计，设计的所有工作（包括设计输入、仿真和分析、设计 修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应 新的形势，一种高层次的电子设计方法，也即系统级设计方法，应运而生。 高层次设计是一种“概念驱动式”设计，设计人员无须通过原理图描述电路， 而是针对设计目标进行功能描述。由于摆脱了电路细节的束缚，设计人员可 以把精力集中于创造性的方案与概念的构思上，而且这些概念构思以高层次 描述的形式输人计算机，EDA 系统就能以规则驱动的方式自动完成整个设计。 这样，新的概念就能迅速有效地成为产品，大大缩短了，产品的研制周期。 不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，因 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 8 此还可以在厂家综合库的支持下，利用综合优化工。 第三节第三节 EDA 技术基本特征技术基本特征 EDA 代表了当今电子设计技术的最新发展方向，它的基本特征是：设计 人员按照“自顶向下”的设计方法，对整个系统进行方案设计和功能划分，系 统的关键电路用一片或几片专用集成电路(ASIC)实现，然后采用硬件描述语 言(HDL)完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。 这样的设计方法被称为高层次的电子设计方法。下面介绍与 ESDA 基本特征 有关的几个概念。 一、一、 “自顶向下自顶向下”的设计方法的设计方法 10 年前，电子设计的基本思路还是选择标准集成电路“自底向上”的构造 出一个新的系统，这样的设计方法就如同一砖一瓦建造金字塔，不仅效率低、 成本高而且容易出错。 高层次设计给我们提供了一种“自顶向下”(TopDown)的全新设计方法， 这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设 计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为 进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网 表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主 要仿真和调试过程是在高层次上完成的，这一方面有利于早期发现结构设计 上的错误，避免设计工作的浪费，同时也减少了逻辑功能仿真的工作量，提 高了设计的一次成功率。 二、二、ASIC 设计设计 现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模 集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问 题的有效方法就是采用 ASIC(Application Specific Integrated Circuits)芯片进行 设计。ASIC 按照设计方法的不同可分为：全定制 ASIC，半定制 ASIC，可编 程 ASIC(也称为可编程逻辑器件)。 设计全定制 ASIC 芯片时，设计师要定义芯片上所有晶体管的几何图形 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 9 和工艺规则，最后将设计结果交由 IC 厂家掩膜制造完成。优点是：芯片可以 获得最优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长， 费用高，只适合大批量产品开发。 半定制 ASIC 芯片的版图设计方法有所不同，分为门阵列设计法和标准 单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计， 以牺牲芯片性能为代价来缩短开发时间。 可编程逻辑芯片与上述掩膜 ASIC 的不同之处在于：设计人员完成版图 设计后，在实验室内就可以烧制出自己的芯片,无须 IC 厂家的参与，大大缩短 了开发周期。 可编程逻辑器件自七十年代以来，经历了 PAL、GAL、CPLD、FPGA 几 个发展阶段，其中 CPLD/FPGA 属高密度可编程逻辑器件，目前集成度已高 达 200 万门/片，它将掩膜 ASIC 集成度高的优点和可编程逻辑器件设计生产 方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能 以最快的速度上市，而当市场扩大时，它可以很容易的转由掩膜 ASIC 实现， 因此开发风险也大为降低。 上述 ASIC 芯片，尤其是 CPLD/FPGA 器件，已成为现代高层次电子设计 方法的实现载体。 三、硬件描述语言三、硬件描述语言 硬件描述语言(HDLHardware Description Language)是一种用于设计硬件 电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、 电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的 设计。例如一个 32 位的加法器，利用图形输入软件需要输入 500 至 1000 个 门，而利用 VHDL 语言只需要书写一行 A=B+C 即可，而且 VHDL 语言可读 性强，易于修改和发现错误。早期的硬件描述语言，如 ABEL HDL、AHDL，由不同的 EDA 厂商开发，互不兼容，而且不支持多层次设计， 层次间翻译工作要由人工完成。为了克服以上不足，1985 年美国国防部正式 推出了 VHDL(Very High Speed IC Hardware Description Language)语言，1987 年 IEEE 采纳 VHDL 为硬件描述语言标准(IEEE STD-1076)。 VHDL 是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级 和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述， 因此 VHDL 几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 10 向上的电路设计过程都可以用 VHDL 来完成。 四、四、VHDL 的优点的优点 (1)VHDL 的宽范围描述能力使它成为高层次设计的核心，将设计人员的 工作重心提高到了系统功能的实现与调试，而化较少的精力于物理实现。 (2)VHDL 可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活 且方便，而且也便于设计结果的交流、保存和重用。 (3)VHDL 的设计不依赖于特定的器件，方便了工艺的转换。 (4)VHDL 是一个标准语言，为众多的 EDA 厂商支持，因此移植性好。 五、系统框架结构五、系统框架结构 EDA 系统框架结构(Framework)是一套配置和使用 EDA 软件包的规范， 目前主要的 EDA 系统都建立了框架结构，如 Cadence 公司的 Design Framework，Mentor 公司的 Falcon Framework，而且这些框架结构都遵守国际 CFI 组织(CAD Framework Initiative)制定的统一技术标准。Framework 能将来 自不同 EDA 厂商的工具软件进行优化组合，集成在一个易于管理的统一的环 境之下，而且还支持任务之间、设计师之间以及整个产品开发过程中信息的 传输与共享，是并行工程和 TopDown 设计方法的实现基础。 第四节第四节 本章小结本章小结 本章主要介绍了整个论文设计的一些背景，包括 EDA 本身的一些特点以 及在 EDA 目前的大致发展情况，相对于后面的设计内容，本章算是介绍了一 些要可能涉及到得基本知识。 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 11 第二章第二章 出租车计费系统的设计出租车计费系统的设计 第一节第一节 出租车计费出租车计费目标目标 本文中出租车的计费工作原理一般分成 3 个阶段： 车起步开始计费。首先显示起步价（本次设计起步费为 7.00 元）,车在 行驶 3 km 以内，只收起步价 7.00 元。 车行驶超过 3 km 后，按每公里 2.2 元计费（在 7.00 元基础上每行驶 1 km 车费加 2.2 元） ，车费依次累加。 行驶路程达到或超过 9 km 后(车费达到 20 元)，每公里加收 50%的车 费,车费变成按每公里 3.3 元开始计费。车暂时停止（行驶中遇红灯或中途暂 时停车）不计费，车费保持不变。若停止则车费清零，等待下一次计费的开 始。 第二节第二节 基本设计思想基本设计思想 一、根据出租车计费原理，将出租车计费部分由 5 个计数器来完成分别 为 counterA，counterB，counterC，counterD，counterE。计数器 A 完成车 费百位计数。计数器 B 完成车费十位和个位计数器 C 完成车费角和分。 计数器 D 完成计数到 30（完成车费的起步价） 。计数器 E 完成模拟实现 车行驶 100m 的功能。 二、行驶过程中车费附加 50%的功能：由比较器实现。 三、车费的显示：由动态扫描电路来完成。用专用模块来实现，完成数 据的输入即动态数据的显示。 四、通过分析可以设计出系统的顶层框图如图 2.1 所示： 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 12 显示输出 基本速率 起/停开关 车速摇杆 车速控 制模块 里程动 态显示 器 计费动 态显示 器 图 2.1 系统的顶层框图 第三节第三节 设计方案比较设计方案比较 方案一：采用数字电路控制。其原理方框图如图2.2所示。采用传感器件， 输出脉冲信号，经过放大整形作为移位寄存器的脉冲，实现计价，但是考虑 到这种电路过于简单，性能不够稳定，而且不能调节单价，也不能根据天气 调节计费标准，电路不够实用，所以我们不予采用。 电源电路及保护电路金额显示单价显 示 里程传感器移位寄存器电路 图2.2 方案二：采用单片机控制。利用单片机丰富的IO端口，及其控制的灵活 性，实现基本的里程计价功能和价格调节、时钟显示功能。其原理如图2.3所 示。 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 13 单片机方案有较大的活动空间，不但能实现所要求的功能而且能在很大 的程度上扩展功能，而且还可以方便的对系统进行升级。 缺点在于实现起来相对比较复杂，因此暂不考虑这种方法。 键盘控制89S51 单片机 总金额 显 示 单价 显示 串口显示驱动电路 AT24C02 掉电存 储 里程计算单元 图2.3 方案三：采用VHDL语言 VHDL 具有功能强大的语言结构，可以用简洁明确的源代码来描述复杂 的逻辑控制。它具有多层次的设计描述功能，层层细化，最后可直接生成电 路级描述。而且它还支持各种设计方法，既支持自底向上的设计，又支持自 顶向下的设计；既支持模块化设计，又支持层次化设计。VHDL 采用基于库 （Library）的设计方法，可以建立各种可再次利用的模块。这些模块可以预 先设计或使用以前设计中的存档模块，将这些模块存放到库中，就可以在以 后的设计中进行复用，可以使设计成果在设计人员之间进行交流和共享，减 少硬件电路设计。除此之外，采用 VHDL 耗费资源比较小，速度比较快，效 率比较高，且易于共享和复用。 故综合以上几点我们选择 VHDL 语言来设计计程车计价器。 第四节第四节 本章小结本章小结 本章主要阐述了我对于出租车计价器这个设计的基本的思路，以及参考 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 14 多种方案并进行对比，最终选定采用 VHDL 语言进行设计。 第三章第三章 基于基于 VHDL 的出租车计费系统的的出租车计费系统的 实现实现 第第一一节节 VHDL 相相关关介介绍绍 一一、FPGA 简简介介 现场可编程门阵列 FPGA（FieldProgrammable Gate Array）是美国 Xilinx 公司于 1984 年首先开发的一种通用型用户可编程器件。 FPGA 既 具有门阵列器件的高集成度和通用性，又有可编程逻辑器件用户可编程的 灵活性。 FPGA 由可编程逻辑单元阵列、布线资源和可编程的IO 单元阵列 构成，一个 FPGA 包含丰富的逻辑门、寄存器和 IO 资源。一片 FPGA 芯片就可以实现数百片甚至更多个标准数字集成电路所实现的系统。 FPGA 的结构灵活，其逻辑单元、可编程内部连线和IO 单元都可 以由用户编程，可以实现任何逻辑功能，满足各种设计需求。其速度快， 功耗低，通用性强，特别适用于复杂系统的设计。使用FPGA 还可以实 现动态配置、在线系统重构（可以在系统运行的不同时刻，按需要改变电 路的功能，使系统具备多种空间相关或时间相关的任务）及硬件软化、软 件硬化等功能。 二二、部部分分模模块块设设计计 FPGA 部分可划分成两个模块，其中正弦波发生器模块又可细分成几 个小模块。 锁存器设计 锁存器用来将单片机送来的频率数据锁存稳定在FPGA 中，可以用 片内的锁存器资源（或用触发器）来构成。 运算器设计 运算器是用来将频率数据转换成正弦波点与点之间的定时数据。该运 算器实际上最终可转换成一除法器。该除法器描述如下： 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 15 VECTOR（WIDTH R1 DOWNTO 0）； END COMPONENT； 上述描述实际上是调用了 Altera 公司的参数化模块库（ LPM）中的 一个元件。元件描述后，只要在程序中用Generic map 和 port map 语句 映射该元件即可。所要注意的是，上述口信号remainder 是 numerator 和 denominator 模运算的结果，所以应将 remainder 与 denominator2 相比 较，实际结果应在比较的基础上决定加1 还是不加 1。 定时器设计 定时器根据运算器传来的定时数据定时。它可以通过对基准时钟计数 来实现，当定时时间一到，就触发波形的输出。 设计中采用了两个计数模块来同时计数，一个模块计数时钟的上边沿 ，而另一模块则计数时钟的下边沿。这样相当于使系统时钟频率提高了一 倍，充分利用了系统资源。 波形输出 波形输出是当定时器满足定时要求触发后就输出此时的正弦值，多个 点的触发输出就形成了一个正弦波。 为节省芯片资源，这部分求某时正弦值的功能不采用构造运算器来算 出正弦值，而是利用查表结构。象Xilinx 公司 FPGA 芯片则可以利用 CL B 块来配置 RAM 或直接利用 Logiblox 来生成。还有象 Altera 公司的 Fle x10k 系列就用查找表结构（ LUT）来构建片内 ROM 或 RAM。在工程文 件中创建 RAM 或 ROM 块以后，可以通过将各时刻的正弦值（以ASCII 字符表示）写进 MIF 文件（初始化文件）中，从而存储在RAM 或 ROM 块中。在定时器触发后生成该时的地址，通过查询该RAM 或 ROM 块就 可输出该时得正弦值。 第二节第二节 系统框图及各功能模块的实现系统框图及各功能模块的实现及主程序及主程序 一、程序流程图一、程序流程图 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 16 车开始启动 车费、里程清零 车跑完一次后 里程不计数 里程显示 车费显示 里程计数 计费器计数 YES YES YES NO No O 车启动 图 3.1 程序流程图 二、系统总体框图二、系统总体框图 下图所示为系统的总体框图，该系统主要由负责汽车启动，停止，暂停， 加速等功能的计费模块，负责把车费和路程转化为 4 位 10 进制数的转换模块， 负责显示车费和路程的显示模块，以及复位模块和显示译码模块等 5 个模块 组成。 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 17 图 3.2 系统总体框图 三、计费模块的实现三、计费模块的实现 计费模块如图 3.2 所示，输入端口 START、STOP、PAUSE、JS 分别为 汽车起动、停止、暂停、加速按键。LUC、CHEFEI 分别表示汽车行驶的路程 及相应的车费。 图 3.2 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 18 if(clkevent and clk=1)then if(stop=0)then chf:=0; num:=0; b:=1; aa:=0; lc:=0; elsif(start=0)then b:=0; chf:=700; lc:=0; elsif(start=1 and js=1and pause=1)then if(b=0)then num:=num+1; end if; 四、十进制转换模块的实现四、十进制转换模块的实现 如图 3.3 所示，该模块把车费和路程转化为 4 位十进制数，daclk 的频率 要比 clk 快得多 图 3.3 if(comb1a=9 and comb1b=9 and comb1c=9)then 重庆邮电大学本科毕业设计（论文）重庆邮电大学本科毕业设计（论文） 19 comb1a:=“0000“; comb1b:=“0000“; comb1c:=“0000“; comb1d:=comb1d+1; comb1:=comb1+1; elsif(comb1a=9 and comb1b=9)then comb1a:=“0000“; comb1b:=“0000“; comb1:=comb1+1; comb1c:=comb1c+1; end if; else 五、车费路程显示模块的实现五、车费路程显示模块的实现 如图 3.5 所示，通过该八进制模块，车费和路程将被显示出来 图 3.5 车费路程显示模块 begin comb:=c; case comb is when”000”=ddddnull; end case; end process; end rtl; 六、八进制选择模块实现六、八进制选择模块实现 模块如图 3.6 所示，该模块主要负责对不同时刻的车费路程的数值显示进行 选择。 图 3.6 八进制选择模块 begin if(clkevent and clk=1)then if(b=”111”)then b:=”000”; else b:=b+1; end if; end if; aqqqqqqqqqq=100)then a:=1; aa:=0; else a:=0; end if; if(lc=2000 and a=1)then chf:=chf+330; end if; end if; chefeiddddddddnull; end case; end process; end rtl; 八进制选择模块程序八进制选择模块程序 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity se