2015计算机体系结构复习题带答案.pdf

计算机体系结构计算机体系结构复习题复习题及及答案答案 一、一、单项选择题单项选择题(每小题每小题 2 分，共分，共 20 分分) 1、计算机系统结构设计者所关心的是（ ）所看到的计算机结构。 A. 硬件设计人员 B. 逻辑设计人员 C. 机器语言或汇编语言程序员 D. 高级语言程序员 2、计算机系统结构研究的内容不包括( ) A指令系统的定义 B. 软硬件界面的定义 C. 加法器的结构 D. 计算机系统性能的评价 3、计算机系统结构研究的内容包括( ) A芯片的设计与选择 B. 加法器的设计 C. 指令系统的设计 D. 电源的设计 4、以下对系统程序员不透明的是（ ）。 A. 先行进位链 B. 虚拟存储器 C. 指令缓冲寄存器 D. 时标发生器 5、以下对汇编语言程序员不透明的是( )。 A中断字寄存器 B. 乘法器 C. 移位器 D. 指令缓冲器 6、以下对系统程序员不透明，仅对应用程序员透明的是（ ）。 A. 先行进位链 B. 程序状态字 C. 指令缓冲寄存器 D. 时标发生器 7、RISC 执行程序的速度比 CISC 要快的关键原因是（ ）。 A. RISC 的指令系统的指令数较少 B. 程序在 RISC 上编译生成的目标程序较短 C. RISC 的指令平均周期数较少 D. RISC 只允许 Load 指令和 store 指令访存 8、延迟转移技术是( )。 A) 延长转移指令的执行时间以提高流水效率 B) 提前形成条件码以加快转移指令的执行 C) 通过重排指令序列，使成功转移时预取的指令也不作废以节省时间 D) 加强转移指令的功能以减少执行时间 9、RISC 采用重叠寄存器窗口技术，可以减少( )。 A.绝大多数指令的执行时间 B.目标程序的指令条数 C.子程序调用引起的访存次数 D.CPU 访存的访问周期 10、在浮点数表示中，尾数的位数多少主要影响（ ） 。 A. 表数范围 B. 表数精度 C. 表数效率 D. 运算实现的难易程度 11、在浮点数表示中，阶码的位数多少主要影响（ ） 。 A. 表数范围 B. 表数精度 C. 表数效率 D. 运算实现的难易程度 12、 浮点数的尾数基值取 2， 并采用隐含位表数方法， 则这种浮点数的表数效率为 （ ） 。 A. 50% B. 75% C. 94% D. 100% 13、 （ ）是一种按内容访问的存储器。 A虚拟存储器 B. 相联存储器 CCache D. 随机访问存储器 14、虚拟存储器中，( )，主存的命中率越高。 A. 页面越大 B. 主存容量越大 C. 段越长 D. 辅存容量越大 15、虚拟存储器地址变换是指( )。 A. 多用户虚地址与实地址如何一一对应 B. 程序的逻辑地址变换成主存实地址 C. 程序执行时将虚地址变换成对应的实存地址 D. 指令的符号地址变换成二进制地址 16、想在系列机中发展一种新型号机器,下列设想中（ ）是行不通的。 A. 新增加字符数据类型和若干字符处理指令，以支持事务处理程序的编译 B. 为增强中断处理功能，增加一个中断级别，并重新调整中断响应的优先次序 C. 将 CPU 与主存间的数据通路宽度由 16 位扩到 32 位，以加快主机内部信息的传送 D. 为了减少使用公用总线的冲突，将单总线改为双总线 17、想在系列机中发展一种新型号机器,下列设想中（ ）是行不通的。 A. 新增加字符数据类型和若干字符处理指令，以支持事务处理程序的编译 B. 把原来的 0 号通用寄存器改作为专用的堆栈指示器 C. 将 CPU 与主存间的数据通路宽度由 16 位扩到 32 位，以加快主机内部信息的传送 D. 为了减少使用公用总线的冲突，将单总线改为双总线 18、想在系列机中发展一种新型号机器,下列设想中（ ）是行不通的。 A. 新增加字符数据类型和若干字符处理指令，以支持事务处理程序的编译 B. 为减少平均指令字长，将指令的操作码由原来的等长码改成 3 类不等长操作码 C. 将 CPU 与主存间的数据通路宽度由 16 位扩到 32 位，以加快主机内部信息的传送 D. 为了减少使用公用总线的冲突，将单总线改为双总线 19、低位交叉访问存储器的特点是（ ） 。 A. 地址相邻的信息一定存放在同一存储体中 B. 主要用于提高存储器的访问速度 C. 主要用于扩大存储器的容量 D. 能够使用单一的控制电路对存储系统进行存取操作 20、 （ ） ，既能提高访存速度又能提高性能价格比。 A. 引入 cache 存储器 B. 主存采用 SRAM 制造 C. 引入虚拟存储器 D. 主存采用多体结构 21、全相联地址映象是指( )。 A. 任何主存块都可装入 Cache 中任何块的位置 B. 一个虚页只装进固定的主存实页位置 C. 组之间是固定的，而组内任何虚页可以装入任何实页位置 D. 组间可任意装入，组内是固定装入 22、在识别中断源的串行排队链法中，( ) 。 A. 总线设备的优先级可变 B. 越靠近控制器的设备，优先级越高 C. 各设备的优先级相等 D. 各设备获得总线使用权的机会均等 23、在中断处理过程中，必须由硬件来实现的功能是( )。 A. 保存中断点 B. 识别中断源 C. 保存将被中断服务程序破坏的通用寄存器中的内容 D. 返回中断点 24、设置中断屏蔽码可以改变( )。 A多个中断源的中断请求优先级 B. 多个中断服务程序被开始执行的次序 C. CPU 对多个中断响应的优先次序 D. 多个中断服务程序执行完的次序 25、在流水线相关处理中，采用( )会产生“写-写”相关和“先读后写”相关。 A. 猜测法 B. 顺序流动 C. 异步流动 D. 相关专用通路 26、输入流水线的全局性相关处理不包括( ) 。 A. 采取猜测法 B. 加快和提前形成条件码 C. 设置相关专用道路 D. 加快短循环程序的处理 27、在顺序流动的指令流水线中，可能发生的相关有 ( )。. A. 同一条指令的读操作和写操作之间的先写后读相关 B. 先流入的指令的写操作与后流入的指令的读操作之间的先写后读相关 C. 后流入的指令的写操作与先流入的指令的读操作之间的先读后写相关 D. 两条指令的写操作之间的写-写相关 28、分支预测的目的是( ) A. 提高转移指令的执行速度 B. 提高每条指令的流水执行速度 C. 提高程序的正确性 D. 提高指令预取的成功率 29、静态流水线是指( )。 A. 只有一种功能的流水线 B. 功能不能改变的流水线 C. 同时只能完成一种功能的流水线 D. 可同时执行多种功能的流水线 30、非线性流水线的特征是( ) A. 一个任务只使用流水线中的部分功能段 B. 一个任务要多次使用流水线中的某些功能段 C流水线中某些功能段在各个任务中的作用不同 D. 流水线的各功能段在不同的任务中可以有不同的连接 15： CCCBA 610： BCCCB 1115：A DBBC 1620：BBBBA 2125：ABADC 2630：CBDCB 二、二、填空题填空题（每空（每空 1 分，共分，共 15 分）分） 1、 按照 Flynn 分类法， 计算机系统结构可以分为四类： （SISD、 SIMD、 MISD 和 MIMD） 。 2、某处理机的指令字长为 16 位，有双地址指令、单地址指令和零地址指令三类，并假设 每个地址字段的长度均为 6 位。如果双地址指令有 15 条，单地址指令和零地址指令的条 数基本相同，则零地址指令有（ 64 ）条，单地址指令有（ 63 ）条。 3、浮点数尾数基值 rm=16，除尾符之外的尾数字长为 2 时，可表示的规格化最大尾数数值 为( 255/256 )，最小正尾数数值为( 1/16 )。 4、加快内部地址变换的技术主要有： （目录表、快慢表、散列函数）等。 5、假设 Cache 的工作速度是主存的 6 倍，且 Cache 被访问的命中率为 90%。则采用 Cache 后，能使整个存储系统获得的加速比是 ( 4 )。 6、虚拟存储器的三种管理方式是：(段式管理，页式管理和段页式管理)。 7、评价一个页面替换算法好坏的标准主要有两个：（一是命中率要高，二是算法要容易 实现）。 8、 Cache 存储器采用组相联的映象规则是组间 （直接） 映象， 组内各块间 （全相联） 映象。 9、在单处理机系统中，解决 Cache 与主存的不一致问题的 Cache 写回策略有：（写直达 法和写回法）。 10、输入输出系统的特点集中反映在（实时性、异步性和设备无关性）三项基本要求上。 11、根据信息传送方式的不同，可将通道分为三类： （字节多路通道，选择通道和数组多 路通道）。 12、常用的三种基本输入输出方式是：（程序控制输入输出方式、中断输入输出方式和直 接存储器访问（DMA）方式）。 13、解决中断引起的流水线断流的方法有(不精确断点法和精确断点法) 。 14、解决流水线“瓶颈”问题通常有两种方法：（一是将“瓶颈”部分再细分，二是并联 设置多个“瓶颈”功能段）。 15、目前向量处理机的系统结构有两种：(存储器-存储器结构和寄存器-寄存器结构) 。 三三、术语术语解释解释（每每小小题题 3 分分，共，共 15 分分） 1、 计算机体系结构: 计算机系统结构就是计算机的机器语言程序员或编译程序设计者所看 到的计算机系统的属性，即硬件子系统的概念结构及其功能特性。 2、 系列机: 所谓系列机是指同一厂家生产的具有相同的系统结构，但具有不同组成和实现 的一系列不同型号的机器。 3、 访问的局部性原理: 程序访问局部性原理说明了计算机在程序执行过程中呈现出的一种 规律，即程序往往重复使用它刚刚使用过的数据和指令。局部性分为时间上的局部性和空 间上的局部性两种。 4、警戒位：为了保证浮点数在运算和转换过程中的精度，在规定的尾数字长之外，运算 器中的累加器需要另外增加的长度称为警戒位。 5、MFLOPS：它表示每秒百万次浮点操作次数，可以用来衡量机器浮点操作的性能。 6、 Cache: Cache 是位于主存与 CPU 内核之间的高速缓冲存储器， 用静态存储器(SRAM) 实 现。其容量比较小，价格比较贵，但速度比主存快得多，接近于 CPU 的速度。Cache 的功 能是用来存放那些近期需要运行的指令与数据，目的是提高 CPU 对主存的访问速度。 7、虚拟存储器: 由主存储器和联机工作的辅助存储器(通常为磁盘存储器)共同组成，这两 个存储器在硬件和系统软件的共同管理下工作，对于应用程序员，可以把它们看作是一个 单一的存储器，是一个存储容量非常大的主存储器。 8、 延迟转移技术: 为了使指令流水线不断流，在转移指令之后插入一条或多条无数据相关 和控制相关的有效的指令，而转移指令好像被延迟执行了，这种技术称为延迟转移技术。 9、 窗口重叠技术: 为了能更简单、 更直接地实现过程与过程之间的参数传递， 大多数 RISC 机器的 CPU 中都设置有数量较大的寄存器组，让每个过程使用一个有限数量的寄存器窗 口，并让各个过程的寄存器窗口部分重叠，这就是窗口重叠技术。 10、流水线方式: 把一个重复的过程分解为若干个子过程，每个子过程可以与其他子过程 同时进行的一种工作方式。 11、动态流水线：是指在同一段时间内，多功能流水线中的各个功能段可以按照不同的方 式连接，同时执行多种功能的流水线。 12、静态流水线：是指在同一段时间内，多功能流水线中的各个功能段只能按照一种固定 的方式连接，实现一种固定的功能。 13、线性流水线: 是将流水线的各段逐个串接起来，不存在反馈回路。输入数据从流水线 的一端进入，从另一端输出。数据在流水线中的各个流水段流过时，每一个流水段都流过 一次，而且仅仅流过一次。这种流水线被广泛用于指令执行过程、算术运算操作、存储器 访问操作等。 14、非线性流水线: 非线性流水线是指流水线中除有串行连接的通路外，还有反馈回路，从 输入到输出过程中，某些功能段要被多次调用。这种流水线经常用于递归调用或构成多功 能流水线。 15、向量分段开采技术: 当向量的长度大于向量寄存器的长度时，必须把长向量分成长度 固定的段，采用循环结构处理这个长向量，这种技术称为向量分段开采技术，也称为向量 循环开采技术。 四四、简答题简答题（每（每小小题题 10 分，共分，共 20 分）分） 1、把计算机系统按功能划分成多级层次结构的作用是什么？ 答：首先有利于正确地理解计算机系统的工作，明确软件、硬件和固件在计算机系统中的 地位相作用。 其次有利于理解各种语言的实质及其实现。 最后还有利于探索虚拟机器新的实现方法，设计新的计算机系统。 2、90 年代初，IEEE 的 Michael Slater 给出的 RISC 处理机的特征有哪些？ 答：RISC 处理机为使流水线高效率执行，应具有下列特征：（1）简单而统一格式的指令 译码；（2）大部分指令可以单周期执行完成；（3）只有 LOAD 和 STORE 指令可以访问 存储器；（4）简单的寻址方式；（5）采用延迟转移技术；（6）采用 LOAD 延迟技术。 RISC 处理机为使优化编译器便于生成优化代码，应具有下列特征：（1）三地址指令 格式；（2）较多的寄存器；（3）对称的指令格式。 3、警戒位的来源有哪些？ 答：（1）做加减法时，因对阶从有效字长内移出的部分；（2）做乘法时，双倍字长乘积 的低字长部分；（3）做除法时，因没有除尽而多上商的几位；（4）右规格化时移出的有 效字长部分；（5）从十进制实数转换为二进制浮点数时，尾数超出有效字长的部分。 4、解决存储器频带平衡问题的途径有哪些？目前提高存储器访问速度最有效的方法是什 么？ 答：解决存储器频带平衡问题的途径有：（1）多个存储器并行工作。（2）设置各种缓冲 存储器。（3）采用存储系统，特别是 Cache 存储系统。 目前提高存储器访问速度最有效的方法是：设置 Cache 存储系统。 5、影响主存命中率的因素有哪些？ 答: （1）程序在执行过程中的页地址流分布情况。（2）所采用的页面替换算法。（3）页 面大小。（4）主存容量。（5）页面调度方式。 6、什么是相关? 什么是数据相关？什么是控制相关? 答：（1）相关：是指在一段程序的相近的指令间有某种关系，这种关系可能影响指令的 重叠执行。 （2）数据相关：在执行本条指令的过程中，如果用到的指令、操作数、变址偏移量等正 好是前面指令的执行结果，则必须等待前面的指令执行完成，并把结果写到主存或通用寄 存器中之后，本条指令才能开始执行，这种相关称为数据相关。 （3）控制相关：是指由条件分支指令、转子程序指令和中断等引起的相关。 四、四、应用应用题题（第第 1 小小题题 6 分，分，第第 2、3 小小题题各各 10 分分，共，共 26 分分） 1、用一台 40MHz 处理机执行标准测试程序，该程序有 4 种类型的指令，每种类型指令 在程序中出现的条数和每种指令的 CPI 如下表所示： 指令类型 指令条数 CPI 整数运算 45000 1 数据传送 35000 2 浮点运算 15000 2 控制传送 5000 2 （1）计算这个测试程序在该处理机上运行的平均 CPI； （2）计算这个测试程序在该处理机上的 MIPS； （3）计算这个测试程序在该处理机上的执行时间 Te。 解：由各种指令条数可以得到总的指令数：IC = 4 =1 = 105，进而有： (1) 4 1 55.105.0215.0235.0245.01)( i i i IC IC CPI平均CPI (2) 806.25 55.1 40 1055.1 1040 10 6 6 6 CPI f MIPS (3) （毫秒）876.3（秒）003876.0 400 55.1 106 MIPS IC Te 2、在一个时钟频率 f 为 900MHZ 的处理机上执行一个标 准测试程序，该程序有 4 种 类型的指令，每种类型指令 评分 在程序中出现的条数和每种指令的 CPI 如下表所示： 指令类型 指令条数 时钟周期数 ALU 160000 1 加载/存储（cache 命中时） 70000 2 转移 40000 3 访存 30000 4 （1） 计算这个测试程序在该处理机上运行的 CPI； （2） 计算这个测试程序在该处理机上的 MIPS； （3） 计算这个测试程序在该处理机上的执行时间 Te。 解：方法同 1。 3、一台模型机共有 7 条指令，各指令的使用频率分别为 35%，25%，20%，10%，5%， 3%和 2%。要求操作码的平均长度最短，请设计操作码的编码，并计算所设计操作码的平 均长度。 解：要使得到的操作码长度最短，应采用 Huffman 编码。先构造 Huffman 树如下： 由 Huffman 树可以得到 7 条指令的编码分别如下： 指令号 1 2 3 4 5 6 7 出现的频率 35% 25% 20% 10% 5% 3% 2% 编码 00 01 10 110 1110 11110 11111 这样，Huffman 编码法得到的操作码的平均长度为： H= 2 (0.35+0.25+0.20) + 3 0.10 + 4 0.05 + 5 (0.03 + 0.02) = 1.6+0.3+0.2+0.25 = 2.35 0 0 0 0 0 1 1 1 1 1 10 4、用一条 5 个功能段的浮点加法器流水线计算：F = Ai 10 i=1 。假设每个功能段的延迟时间 均为 t， 流水线的输出端与输入端之间有直接的数据通路， 而且设置有足够的缓冲寄存器。 要求用尽可能短的时间完成计算。 （1）画出流水线时空图。 （2）计算流水线的实际吞吐率、加速比和效率。 解： （1）我们可以发现，加法的次数是不能减少的，必须 9 次。于是我们要尽可能快的完 成任务，就只有考虑如何让流水线尽可能充满，这需要消除前后指令之间的相关。由于加 法满足交换律和结合律，我们可以调整运算次序。设中间结果存放在寄存器 R 中，最后结 果存放在寄存器 F 中，则执行的指令序列为：I1： R1A1+A2；I2：R2A3+A4；I3： R3A5+A6；I4：R4A7+A8；I5：R5A9+A10；I6：R6R1+R2； I7：R7R3+R4； I8：R8R5+R6；I9：FR7+R8。这并不是唯一可能的计算方法。 根据执行的指令序列，画出时空图如下（图中的数字是指令号） 。 （2）由时空图可知整个计算过程共需时长 21 t，所以 吞吐率为：Tp =9/(21 t)=0.43/ t 加速比为：S= T0/Tk=9x5 t/(21 t )=2.14 效率为：E= T0/（kTk）=5x9 t/(5 x 21 t )= 0.43 5、用一条 4 个功能段的浮点加法器流水线计算：F = Ai 8 i=1 ，假设每个功能段的延迟时间 均为 t， 流水线的输出端与输入端之间有直接的数据通路， 而且设置有足够的缓冲寄存器。 要求用尽可能短的时间完成计算。 （1）画出流水线时空图。 （2）计算流水线的实际吞吐率、加速比和效率。 解：方法同 4。 6、下面是一段数据块搬家程序。在 RISC 处理机中，为了提高指令流水线的执行效率，通 常要采用指令取消技术。 START：MOVE AS，R1 ；把源数组的起始地址送入变址寄存器 R1 MOVE NUM，R2 ；把传送的数据个数送入 R2 LOOP： MOVE （R1） ，ADAS（R1） ；ADAS 为地址偏移量，汇编时计算 INC R1 ；增量变址寄存器 DEC R2 ；剩余数据个数减 1 BGT LOOP ；测试 N 个数据是否传送完成 HALT ；停机 NUM： N ；需要传送的数据总数 （1）如果一条指令的执行过程分解为“取指令”和“分析”两个阶段，并采用两级流水线。为 了采用指令取消技术，请修改上面的程序。 （2）当 N=100 时，采用指令取消技术前和后，在程序执行过程中，分别要取消几次预取 的指令？ 解： （1）为了采用指令取消技术，程序应修改为： START：MOVE AS, R1 MOVE NUM, R2 MOVE (R1), AD-AS(R1) LOOP： INC R1 DEC R2 BGT LOOP MOVE (R1), AD-AS(R1) HALT NUM： N （2）采用指令取消技术前，要取消 99 次预取的指令。 采用指令取消技术后，要取消 1 次预取的指令。 7、在页式虚拟存储器中，一个程序由 P1P5 共 5 个页面组成。在程序执行过程中依次访 问的页面如下：P2，P3，P2，P1，P5，P2，P4，P5，P3，P2，P5，P2 。假设系统分配给 这个程序的主存有 3 个页面，分别采用 FIFO、LFU 和 OPT（最长时间不会使用）3 种页 面替换算法对这 3 页主存进行调度。 （1）画出主存页面调入、替换和命中的情况表。 （2）计算 3 种页面替换算法的页命中率。 解：（1）主存页面调入、替换和命中的情况表如下： 页地址流页地址流 2 2 3 3 2 2 1 1 5 5 2 2 4 4 5 5 3 3 2 2 5 5 2 2 FIFO 命中 3 次 2 2 2 2* 5 5 5* 5* 3 3 3 3* 3 3 3 3* 2 2 2 2* 2* 5 5 1 1 1* 4 4 4 4 4* 2 调 进 调 进 命 中 调 进 替 换 替 换 替 换 命 中 替 换 命 中 替 换 替 换 LFU 命中 5 次 2 2 2 2 2* 2 2 2* 3 3 3* 3 3 3 3* 5 5 5* 5 5 5* 5 5 1 1 1* 4 4 4* 2 2 2 调 进 调 进 命 中 调 进 替 换 命 中 替 换 命 中 替 换 替 换 命 中 命 中 OPT 命中 6 次 2 2 2 2 2 2* 4* 4* 4* 2 2 2 3 3 3 3* 3 3 3 3 3* 3* 3 1* 5 5 5 5 5 5 5 5 调 进 调 进 命 中 调 进 替 换 命 中 替 换 命 中 命 中 替 换 命 中 命 中 （2） FIFO 命中率=3/12=25% LFU 命中率=5/12=41.67% OPT 命中率=6/12=50% 8、假设在一个采用组相联映像方式的 Cache 中，主存由 B0B7 共 8 块组成，Cache 有 2 组，每组 2 块，每块的大小为 16 个字节，采用 LFU 块替换算法。在一个程序执行过程中 依次访问这个Cache的主存块地址流如下： B6, B2, B4, B1, B4, B6, B3, B0, B4, B5, B7, B3。 （1）设计主存地址格式。 （2）设计 Cache 地址格式。 （3）列出程序执行过程中各 Cache 块的使用情况。 （4）计算 Cache 的块命中率。 解： （1）主存地址格式： （2）Cache 地址格式： 1 位 1 位 1 位 4 位 区号 E 组号 G 块号 B 块内地址 W 1 位 1 位 4 位 组号 g 块号 b 块内地址 w