时钟电路、布线和端接.ppt

EMC theory and application 第9章 时钟电路、布线和端接 有两种基本的拓扑类型。 PCB内形成的传输线 EMC theory and application p不同的逻辑族器件具有不同的源特性阻抗，如果在 PCB板中布置了传输线，那么就必须匹配此电路逻辑 族器件的源和负载阻抗 p在布线前必须确定最佳的布线宽度和布线到最近的 参考平面的距离 p通常计算传输线阻抗的近似公式由于制造过程中制 造公差的影响而变得不十分精确 成形后线条 的顶部宽度 带宽 芯层材料 铜厚 图 蚀刻成形后的线条的宽度尺度 EMC theory and application p影响传输线阻抗计算精度的因素 l一阶因素：线宽、线条距离参考平面的高度（介质厚 度）、介电常数 l二阶因素： 回路长度：传输线越长，电感值就越大 印制线厚度：当使用1/2到1oz铜线时，印制线厚度变化对线条 阻抗的影响约为2/mil 侧壁形状:侧壁尺寸的变化导致线条阻抗的变化小于1% 阻焊层覆盖范围：使用标准厚度的阻焊层，可以看到线条阻抗 变化的灵敏度为3/mil，当确定了阻焊层后就可以通过这一数 值来修正微带线的线条阻抗值 同一个部件中混合使用的不同介质：如果要确定混合使用不同 介质板对整个阻抗的影响，就需要用场的计算方法 EMC theory and application 拓扑结构 p微带线拓扑 对于15W25mil有效 对于5W15mil有效 W H T 介质材料 EMC theory and application 注意： l当W和H的比值小于等于0.6时，式（1）的典型精度为5%； 当W和H的比值在0.62.0之间时，精度下降到20% l在测试和计算线条阻抗时，印制线的宽度应在印制线厚度方 向的中间位置测量 l对于不同的制造过程，刻蚀后最终的线条宽度会与图中标定 的不同，印制线上部的一些铜会被刻蚀掉，这就使得上部的宽 度小于希望得到的值，将线条顶部和底部的宽度取平均，能得 到更典型的精确的阻抗数值 l印制线厚度导致阻抗幅值的改变很小，因此在1GHz以下的实 际设计中完全可以忽略印制线厚度的因素 l信号沿微带线传输存在延时，该延时仅仅与介质材料的有效 介电常数相关 EMC theory and application p埋入式微带线拓扑 W H T 介质材料2 介质材料1 B l埋入式微带线与非埋入式微带线具有相同的导体几何结构， 有效相对介电常数会增大 l一般埋入式微带线的等式与微带线公式相比除了修正介电常 数外，其余都相同 EMC theory and application EMC theory and application p单带状线拓扑 W H T 介质材料 B H l上式可以用来对最佳高度、宽度和印制线厚度值进行变量值 选择，对于实际的电路板结构，阻抗计算值会因为制造公差 的原因与实际值有5%左右的差异 lW/(H-T)0.35，T/H0.25 EMC theory and application p双带状线或非对称带状线拓扑 W T 介质材料B H D 这种拓扑结构会增强布线层和参考平面间的耦合 EMC theory and application p差分微带线和带状线拓扑 介质材料 H WD T 微带线的设置 介质材料 WD B H H T 带状线的设置 EMC theory and application 差模阻抗Zdiff的计算：通常只有线条宽度W是可以变 化的，以便确定最佳的Zdiff值，两条印制线间的距离D 却不应调整，这是因为D的取值应为制造过程中所能 达到的最小线间距。 微带线 带状线 EMC theory and application 要采用差分对布线，主要有以下五个原因： l为匹配外部平衡的差分传输线，此时与线间耦合无关 l为避免地电位反弹 l为减小EMI，因为磁通在紧邻的两条线上沿相反的方向传 输，所以印制线上的磁通是相互抵消的，结果就减小了辐 射 l为减小本地串扰 l改善PCB布线的效率，如果采用紧密的差分布线，需注 意两点： 必须计算出新的印制线宽度来补偿由于信号线相互接 近而导致的差模阻抗的下降 一旦信号线是差分对时，就不应将它们分离 EMC theory and application 除受到空间强烈制约的情况，首选的布线方法还是并 排模式（同层耦合） 并排布线结构 同层耦合 上下布线的带状线结构 层间耦合 上下布线的微带线结构 层间耦合 注意：对于“上下布线模式、微带线结构”上面的印制线宽度 必须是下面印制线宽度的三倍，这主要有两个原因： l实现两条线间磁通相互抵消的最佳情况； l并且对于离参考平面距离不同的两条印制线，这种结构使 得两者阻抗相同 EMC theory and application l电磁波的传播速度取决于周围介质的电特性 ，在介质材料中传播速度会比空气或真空中 低，传播速度和有效介电常数的关系为： l传输延时同样也是每单位长度线路的电容量的函数，而电容 量又是介电常数、线宽和线条到参考平面间介质厚度的函数 拓扑传播速度 微带线 1.68ns/ft(140ps/in) 埋入式微带线、单带状线、双带状 线 2.11ns/ft(176ps/in) 表 不同拓扑结构的传播速度 因为传输线完全被包围在介质中，所以埋入式微带线、单带状线和双带状 线都具有相同的传输延时，微带线形成的传输线的一半在介质中，而另一 半在空气中，因此，电磁场在微带传输线中传输速度较快 传输延时和介电常数 EMC theory and application l当电路中使用数字元件时，元件的每个输入管脚都有特定 的输入电容值，实际上，多个元件的这种电容的总和就变得 比较大，通常这种情况就当作容性负载。 l当额外的器件连接在布线网络上时，输出容性负载同样也 会降低线条的阻抗值。 l没有负载时的传输延时定义为tpd。 l如果在传输线上有负载（包括所有负载的电容加到一起） ，那么传输延时为： 上式意味着信号到达负载的时间会比没有负载的晚 信号线的容性负载 EMC theory and application 例如：假设5个CMOS元件连接在信号线上，每个元件具有 10pF的输入电容（总Cd=50pF），在环氧树脂印制板中， 25mil印制线的特性阻抗Z0=50（tr=1.65ns/ft），传输线 的特性电容为C0=35pF，此时发送信号的修正传输延时为： 此传输线的特性阻抗由于门限负载的影响而变化为： 可见，在50pF电容连接到传输线上后，阻抗从50下降为 32，这种低阻抗会产生一些严重的功能性问题。 EMC theory and application l在PCB上，时钟电路应位于接近地管脚（到芯片地 ）的位置，而不是在周围或接近I/O区域。 l如果传输线连接到子板、扁平电缆或远离主PCB板 的周边设备上时，此传输线就必须在连接处或边界处 直接端接。 l晶振必须直接安装在PCB上，严禁使用插座，插座 会在传输线上增加额外的引线电感。 l只有与时钟相关的印制线或频率生成电路可以放置 在隔离开的时钟生成区域内，不允许有其他的线条在 相邻的信号布线层“靠近或在时钟电路下面穿过”时钟 电路区域。 元件布局 EMC theory and application l如果可能，围绕整个时钟电路区域可以采用法拉第 笼屏蔽体，另外应使用地线包围这个区域。 l布线过程中布置使用时钟或周期信号的PCB元件 时，要求这些元件都要放置在时钟电路附近，这样 ，时钟或周期信号就可以采用具有最小长度和过孔 数量的最接近直线的布线结构。 l任何位于I/O元件5cm以内的周期信号或时钟的电 路，其信号的边沿速率都不应小于10ns，这是因为 多数的I/O电路（串口、并口、音频等），与其他功 能电路区域相比，速率通常都较慢。 EMC theory and application l在元件布局过程中，设计者需要能判断PCB上的印制线是 否是电气长的 l如果一条传输线是电气长的，那么就要考虑信号完整性和 EMI问题 l电气长线条的定义：一条传输线的物理长度足够长，以至于 从源到负载传播的电磁波和它通过回路回到源的过程在下一 个边沿转换之后还在进行 l使用FR-4材料时，在传输线中典型的信号传播速度为光速 的60%，未端接的线条的最大允许长度可按下式计算，这样 可确定是否需要对传输线进行端接。 tr是边沿速率，tpd是 传播延时，lmax是最 大布线长度 线条长度的计算（电气长的印制线条） EMC theory and application EMC theory and application l通过下面的例子，可以看到如何使用特性阻抗、传播延时 和容性负载来判断信号线是否需要端接 在5in长微带线上使用一个5ns边沿速率的器件，六个负载（ 元件）分布在整个线条上，每个器件的输入电容为6pF，这 个线条需要端接吗？ 几何尺寸：印制线宽度W=0.010in；位于参考平面上的高度 H=0.012in；印制线厚度T=0.002in；介电常数r=4.6。 A. 计算特性阻抗和传播延时 B. 分析容性负载 计算分布电容Cd，（总输入电容除以长度） EMC theory and application 计算印制线的自身电容 计算从源驱动器开始的单向路径的传播延时 C. 进行传输线分析 如果 那么在边沿转换时间内的抖动和反射都被屏蔽掉了， 对于这种情况有： 上式给出的元件的边沿速率为5ns，并且传播延时为 2.9ns，此时不需要端接。对此例，传播延时为4.35ns， 因此仍不需要端接 EMC theory and application 布线 p单端传输线 为便于布线，有时设计者采用级链串行方式布线 l此时除非相对于传播长度和信号边沿转换时间来讲负载间的距 离很小，否则就需要考虑信号完整相关的因素。 l这种布线也会影响信号质量和故障点处的EMI能量谱分布。 振荡器 缓 冲 器 ASIC I/O控制器 高速缓冲存储器 R EMC theory and application l因此对于共用的单个驱动源的快边沿转换速率的信号，电路 网络要优先于级链串行方式布线而选用射线状连线（从驱动源 到多个负载同时提供多个点到点的连线） 振荡器 缓 冲 器 ASIC I/O控制器 高速缓冲存储器 R R R R EMC theory and application l如果必须使用一条电气长的信号线布线，那么这条印制线就 必须适当端接 振荡器 缓 冲 器 ASIC I/O控制器 高速缓冲存储器 R R1 R2 C GND +V EMC theory and application p信号线差分对 l对于单端信号线，如果不同地电位的偏移量太大，会导致不 能正常工作，所以在这种情况下，可以使用信号线差分对在两 个系统间（机箱到机箱、机箱到外设）发送逻辑信号，此时， 驱动器和接收器应分别采用浮地设计 + - + - +V +V Z0 Z0 Zt=2Z0 每条印制线按独立的传输线布线 在制造能达到的范围内匹配两条印制线的长度 端接电阻中部到虚地的连线没有表示出 EMC theory and application l信号线差分对的优点是降低EMI l使用信号线差分对的目的在理论上是能从驱动器 发送两个纯净的信号到接收器，而不必考虑它们如 何布线 l某些逻辑系列需要在信号差分对间保持特殊的差 模阻抗 l对于多数应用的情况，差分信号线的布线并不需 要严格的控制 l好的差分信号线布线设计要求在两条印制线间适 当端接差模阻抗，并且这两条传输线也必须长度相 等，以达到所使用的逻辑系列的时间公差在所允许 的时间之内 EMC theory and application l在不同布线层布置差分信号线会出现四个相关联 的问题 （1）阻抗控制：当线条跳层时，传输线就出现了阻抗不连 续 （2）回路电流和层间跨越：尤其对于具体的结构，由于回 路电流产生的磁通相互抵消的情况并不是最佳的 （3）传播速度：信号在微带线上传播比带状线快，因为较 快的电磁波传播速度，微带线传输信号会早于带状线传输信 号出现在接收器处，甚至在使用两种类型的线条同时也采用 了匹配的长度时，也要超出电路允许的时间差的裕量 （4）产生共模能量：如果接收器不是直接负载，而是通过 电缆或连接板互连，此时连接在线条上的是容性负载，这个 容性负载能在边界位置导致差模信号转换成共模，恶化EMI EMC theory and application l布线层以及PCB板能产生EMI问题的三种现象 （1）由于过孔和时钟线层间跨越引起镜像平面不连续，此时RF 回路电流将由直线的RF回路变成弯曲路径，产生一个环形天线 （2）元件输出信号的转换边沿产生的峰值浪涌电流会注入到电源 和地网络（镜像平面），这样形成的浪涌电流尖峰在整个PCB上 传播 （3）如果未使用3-W布线原则，那么在过孔的圆形保留区会产生 磁损耗。 l时钟采用微带线和带状线布线的优点和缺点： 元件 3-W 距离空间 Cd 微带线层 镜像平面 （只在印制板一侧 有分布电容） RF能量通过元件 和线条辐射出来 Cd 镜像平面 Cd 镜像平面 带状线层 元件 EMC theory and application 布线层 p在哪一层布线 l紧邻信号布线使用可靠的镜像或参考平面/印制线。在控制传 输线阻抗稳定的同时减小线条长度。如果使用串联方式的端接 ，那么就要直接将电阻连接在驱动器的管脚上，而不是在电阻 和器件间使用过孔。在连接电阻后，就可以布置一个到内层的 过孔 l在多层板上不要在微带线层布时钟或其他敏感的线条。通常 PCB的外层都是为大的信号总线和I/O电路保留的，如果布置包 含高量级RF能量的微带线会影响这些功能信号的质量。当在外 层布线时，由于相关参考平面的变化会引起印制线分布电容的 变化，因此会影响功能并导致信号降级 l保持线条阻抗恒定并减少或消除过孔，这样印制线的辐射就不 会比同轴电缆强了。当使用包含电场的布线平面具有镜像平面 时，传输线中的磁通会因为回路中它的镜像而相互抵消，这样 会减小辐射 EMC theory and application p用过孔进行层间跨越 l为减少因为层间穿越所产生的串扰和EMI问题，下列的设 计方法是有效的： （1）只讲时钟和强干扰线安排在同一个布线层上。这意味 着X方向和Y方向的布线都在同一个平面内 （2）检验是否在紧邻的布线层具有可靠的RF回路，并且确 保没有因为使用过孔或跳换布线平面而在连线上生成的不连 续点 l如果在水平和垂直布线层间必须使用过孔来对敏感信号线 、强干扰或时钟信号线布线，那么必须在“每个”信号线布线 层跳层处布置地线过孔。当然地线过孔总是零电位的，而地 线过孔是紧邻信号从水平布线层向垂直布线层跳层所布置的 过孔，因此地线过孔只有在PCB具有一个以上的内部零伏 参考平面层时才可以使用。 EMC theory and application l当只有一个零伏参考平面（地）而另一个平面是具有电势的 平面会发生什么？为保持稳定的RF电流回路，零伏（地）平面 必须作为主回路，而主要的信号线必须背靠此零伏平面布线。 在完成层间跨越后，当线条背靠电源平面时，需要在与电源层 紧邻的层上使用地线。这条地线必须在两端用过孔与地平面相 连。而且这条地线还必须与信号线平行，两者间距在制造允许 范围内尽可能小。 ICIC RF回路路径 地平面 电源平面 与电源平面不 相连的跳线 接地线 注意：为确保无干扰的射频回流路径，布置的连接主接地平面的紧 邻电源平面的接地线条 EMC theory and application l当必须进行层间跳越时如何减少过孔？在设计合理的PCB中 ，首先需要布的线就是必须“人工布线”的时钟和强干扰线。此 时PCB设计者有很大的自由度来布防这些很少的几条线。这样 设计者就可以采用直线连接的方式布置跳层线条。这几条线必 须在紧邻元件接地管脚的过孔处进行层间跳越。这个层间切换 会共享此元件的接地管脚。此时，接地管脚在为信号线层间跳 越提供RF电流回路的同时还为元件提供了零伏参考。 Gnd Gnd CLK 元件的共地管脚跳线 ，以保证射频电流能 跳到信号层邻近的平 面层上 注意：采用跳层方式进行敏感信号线条的优化布线，采用共享接 地管脚可以确保恒定的射频回流路径 EMC theory and application 串扰 p串扰描述： l是布线中必须考虑的一个重要因素，它特指印制线间、印制 线到导线间、电缆组件、元件和其他遭受电磁场干扰的电子元 件间不经意地发生的电