若干典型的时序逻辑集成电路.ppt

数字电子技术数字电子技术 重庆工学院 6.5 若干典型的时序逻辑集成电路 6.5.1 寄存器和移位寄存器 6.5.2 计数器 数字电子技术数字电子技术 重庆工学院 1. 寄存器 6.5.1 寄存器和移位寄存器 寄存器:是数字系统中用来存储代码或数据的逻辑 部件。它的主要组成部分是触发器。 一个触发器能存储1位二进制代码，存储 n 位 二进制代码的寄存器需要用 n 个触发器组成。寄 存器实际上是若干触发器的集合。 数字电子技术数字电子技术 重庆工学院 8位CMOS寄存器74HC/HCT374 111 1 11 0 111 1 1D C1 CP 1 OE 1 E Q0 1 1D C1 E Q1 1 1D C1 E Q7 D0D1D7 脉冲边沿敏感的寄存器 数字电子技术数字电子技术 重庆工学院 8位CMOS寄存器74LV374 高 阻HHH 高 阻LLH存入数据， 禁止输输出 HHL 对应对应 内部触 发发器的状态态 LLL存入和读读 出数据 Q0Q7 DNCP 输输 出 内部触发器 QNn+1 输输 入 工作模式 数字电子技术数字电子技术 重庆工学院 2. 移位寄存器 移位寄存器是既能寄存数码，又能在时钟脉冲的作 用下使数码向高位或向低位移动的逻辑功能部件。 按移动方式分 单向移位寄存器 双向移位寄存器 左移位寄存器 移位寄存器的逻辑功能分类 移位寄存器的逻辑功能 右移位寄存器 数字电子技术数字电子技术 重庆工学院 (1) 基本移位寄存器 （a）电路 串行数据输入端 D0 D2 D1 D3 串行数据输出端 并行数据输出端 1D Q0 DSI CP C1 1D C1 1D C1 1D C1 Q1Q2Q3 Q3 Q2 Q1Q0 DSO FF3FF0 FF1FF2 D0=DSI D1=Q0n D2=Q1n D3=Q2n Q0n+1=DSI Q1n+1 =D1 = Q0n Q2n+1 =D2 =Q1n Q3n+1 =D3 = Q2n 1. 写出激励方程： 2. 写出状态方程： (b) 工作原理 数字电子技术数字电子技术 重庆工学院 FF0 FF1 FF2 FF3 Q0n+1 = DSI Q1n+1 = Q0n Q2n+1 = Q1n Q3n+1 = Q2n D0 D2 D1 D3 =1 0 1 1 1D Q0 DSI CP C1 1D C1 1D C1 1D C1 Q1Q2Q3 Q3 Q2 Q1Q0 DSO FF3FF0 FF1FF2 0000 1CP 后1 0001 2CP 后10011 3CP 后00110 4CP 后11101 数字电子技术数字电子技术 重庆工学院 DSI =11010000,从高位开始输入 经过4个CP脉冲作用后，从DSI端串行输入的数码就可以 从Q0 Q1 Q2 Q3并行输出。 串入并出 经过8个CP脉冲作用后，从DSI 端串行输入的数码就可以 从DSO 端串行输出。 串入串出 数字电子技术数字电子技术 重庆工学院 （2）典型集成电路 8位移位寄存器74HC/HCT164 内部逻辑图 1D C1 R 1 1 1 1 1 Q0 1D C1 R 1 Q1 1D C1 R 1 Q7 CP CR DSA DSB CP1接计数脉冲信号，将Q3与CP0相连; 数字电子技术数字电子技术 重庆工学院 两种连接方式的状态表 计计数 顺顺序 连连接方式1（8421码码 ） 连连接方式2（5421码码 ） Q3Q2Q1Q0Q0Q3Q2Q1 000000000 100010001 200100010 300110011 401000100 501011000 601101001 701111010 810001011 910011100 数字电子技术数字电子技术 重庆工学院 2. 用集成计数器构成任意进制计数器 例 用74LVC161构成九进制加计数器。 解：九进制计数器应有9个状态，而74 LVC 161在计数过程中有 16个状态。如果设法跳过多余的7个状态，则可实现模9计数器 。 (1) 反馈清零法 CP CET CEP CR PE TC D0D1D2D3 Q0Q1Q2Q3 & CP 74LVC161 1 1 1 数字电子技术数字电子技术 重庆工学院 (2) 反馈置数法 CP CET CEP CR PE TC D0D1D2D3 Q0Q1Q2Q3 1 CP 74LVC161 1 1 1 CP CET CEP CR PE TC D0D1D2D3 Q0Q1Q2Q3 1 CP 74LVC161 1 1 1 1 1 1 1010 1110 1000 1101 1100 1011 1001 0111 1111 Q3Q2Q1Q0 数字电子技术数字电子技术 重庆工学院 （1）工作原理 置初态Q3Q2Q1Q0=0001， 基本环形计数器 3. 环形计数器 第一个CP：Q3Q2Q1Q0=0010， 第二个CP：Q3Q2Q1Q0=0100， 第三个CP：Q3Q2Q1Q0=1000， 第四个CP：Q3Q2Q1Q0=0001， 第五个CP：Q3Q2Q1Q0=0010。 1D Q0 DSI CP C1 1D C1 1D C1 1D C1 Q1Q2Q3 DSO FF0FF1 FF2 FF3 Q0Q1 Q2 Q3 状态图 00010010 01001000 Q3Q2Q1Q0 数字电子技术数字电子技术 重庆工学院 a.电路 扭环形计数器 b.状态表 状态编态编 号Q4Q3Q2Q1Q0 000000 100001 200011 300111 401111 511111 611110 711100 811000 910000 c.状态图 置初态Q3Q2Q1Q0=0001， 数字电子技术数字电子技术 重庆工学院 译码电路简单,且不会出现竞争冒险 状态编态编 号 Q4Q3Q2Q1 Q 0 000000 100001 200011 300111 401111 511111 611110 711100 811000 910000 数字电子技术数字电子技术 重庆工学院 异步十进制 计数器 74LS290 数字电子技术数字电子技术 重庆工学院 例7.1.4 用74LS290构成二十四进制计数器 数字电子技术数字电子技术 重庆工学院 数字电子技术数字电子技术 重庆工学院 十进制同步可逆计数器 集成十进制同步计数器 集成十进制同步加法计数器74160、74162的引脚排列图、逻辑 功能示意图与74161、74163相同，不同的是，74160和74162是 十进制同步加法计数器，而74161和74163是4位二进制（16进制 ）同步加法计数器。此外，74160和74162的区别是，74160采用 的是异步清零方式，而74162采用的是同步清零方式。 74190是单时钟集