实验2算术逻辑运算实验.ppt_第1页
实验2算术逻辑运算实验.ppt_第2页
实验2算术逻辑运算实验.ppt_第3页
实验2算术逻辑运算实验.ppt_第4页
实验2算术逻辑运算实验.ppt_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

控制信号发生单元（W/R UNIT） T1T4为时序信号输入端，它们和实验单元 中相应的时序信号控制端全部相连 可接STATE UNIT 中的KK2来产生单脉冲 也可以接STATE UNIT中的TS1TS4，加上时 序控制电路产生自动脉冲信号 运算器单元（ALU UNIT） 两片7474LS181LS181构成并串型8位ALU ALU输出通过三态门7474LS245LS245控制，将数据 送到AUJ3（控制信号为ALU-BUS、低电平有 效） 8位寄存器DR1、DR2（74LS37374LS373）作为暂存 工作寄存器（LDDR1、LDDR2高电平有效， 将总线的数据暂存，T4为脉冲信号） S0S4以及M、Cn控制ALU的运算（参见 计算机组成原理P49） 实验目的 了解运算器的组成结构 掌握运算器的工作原理 掌握简单运算器的数据传输通路 验证运算功能发生器74LS181的组合功 能 实验设备： TDNCM+教学实验系统一套 运 算 器 单 元 电 路 图 两片 7474LS1LS1 8181构成 并串 型8位 ALU ALU输出通过三态门 7474LS245LS245控制，将数据 送到AUJ3 8位寄存器DR1、DR2 （74LS37374LS373）作为暂 存工作寄存器 实验原理 运算器单元电路图 运算器的两个数据输入端由两个数据暂存器DR1、DR2来锁 存数据，输入时，锁存器的控制端LDDR1和LDDR2为高电平 ，当T4脉冲到来时，总线上的数据就被锁存进DR1和DR2。 数据输入：输入开关经过一个三态门（74LS245）和内总线 相连，该三态门的控制信号SWB取低电平时，开关上的数 据通过三态门而送入内总线。 数据输出：若要将运算结果输出到总线，将三态门74LS245 的控制端ALUB置低电平。否则输出高阻态。 总线数据显示灯（BUS UNIT）与内总线相连，显示内总线 上的数据。 脉冲信号：实验电路中所有的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，只需将“W/R UNIT”单元中的T4接至“STATE UNIT”单元中的微动开关 KK2 的输出端，按动KK2，就可获得实验所需的单脉冲。 接线图 实验内容 向DR1和DR2存入数据 显示DR1和DR2寄存器内容 将输入的数据进行各种算术及逻辑运算（表 格：DR1、DR2、S3、S2、S1、S0、M、Cn、F ） 以上需要拨动哪些开关，每个开关各起什么 作用 实验报告思考题 显示DR1和DR2寄存器内容的原理 是否可以
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论