数字及控制类硬件电路EMC设计培训.ppt

数字类硬件电路数字类硬件电路EMCEMC设计设计 前言前言 lEMC设计流程已经启动； l针对EMC设计流程大家共同讨论制定了五个 CHECKLIST：数字控制类产品EMC设计 checklist，功率系统EMC设计checklist， 功率模块的EMC设计查检表，PCB的EMC 设计checklist，结构EMC设计checklist， 在以后产品设计中，将会依据这些CHECKLIST进 行评审； l本培训胶片针对数字控制类产品EMC设计 CHECKLIST，对大家的硬件EMC设计提供一些 指导。 数字控制类硬件电路数字控制类硬件电路EMCEMC设计关键点设计关键点 电源部分的EMC设计； 接口部分的EMC设计； 关键芯片的EMC设计； 晶体和晶振的EMC设计； 连接器及接插件的EMC设计； 地的处理； 复位、拨码和指示灯电路的EMC设计。 硬件电路硬件电路EMCEMC设计关键点设计关键点 电源部分的EMC设计； 接口部分的EMC设计； 关键芯片的EMC设计； 晶体和晶振的EMC设计； 连接器及接插件的EMC设计； 地的处理； 复位、拨码和指示灯电路的EMC设计。 电源部分的电源部分的EMCEMC设计设计 电源输入电路的EMC设计； 电源输出电路的EMC设计； 电源转换芯片的EMC设计； 电源输入部分的电源输入部分的EMCEMC设计设计 遵循的原则： 先防护后滤波； CLASS B规格要求的电源输入端推荐两级滤波电路，且尽量靠 近输入端； 在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉 电路；如果一定有采样电路，采样电路应额外增加了足够的滤 波电路； 电源输入部分的电源输入部分的EMCEMC设计设计 原因说明： 先防护后滤波； 第一级防护器件应在滤波器件之前，防止滤波器件在浪涌、防雷 测试中损坏，或导致滤波参数偏离，第二级保护器件可以放在滤 波器件的后面； 选择防护器件时，还应考虑个头不要太大，防止滤波器件在PCB 布局时距离接口太远，起不到滤波效果。 红色圆圈内为滤波， 黄色圆圈内为防护器 件。 电源输入部分的电源输入部分的EMCEMC设计设计 原因说明： CLASS B规格要求的电源输入端推荐两级滤波电路，且尽量靠 近输入端； CLASS B要求比CLASS A要求小10dB，即小3倍，所以应有两级 滤波电路。 CLASS A规格要求至少一级滤波电路。 所谓一级滤波电路指包含一级共模电感的滤波电路。 红色圆圈内为两级共模电感，黄色圆圈内为三级Y电容，推荐三级Y电容，至少 两级，保留前面和中间的两级Y电容。 电源输入部分的电源输入部分的EMCEMC设计设计 原因说明： 在电源输入端滤波电路前和滤波电路中无采样电路和其它分叉 电路；如果一定有采样电路，采样电路应额外增加了足够的滤 波电路； 电源采样电路应从滤波电路后取； 如果采用电路精度很高，必须从电源输入口进行采样时，必须增 加额外滤波电路。 电源输入部分的电源输入部分的EMCEMC设计设计 原因说明： 如果采用电路精度很高，必须从电源输入口进行采样时，必须 增加额外滤波电路。 电源输入部分的电源输入部分的EMCEMC设计设计 l从上页中的原理图标示的这两个圆圈大家会想到 什么？ 两个插座？横穿单板的两根走线！ 电源输入滤波无效！ 电压采样电路造 成的EMC问题 已经有很多案例 ，请大家关注！ 电源输出部分的电源输出部分的EMCEMC设计设计 遵循的原则： 电源模块输出一定要求有滤波措施,推荐使用共模电感或差模电 感； 长距离电源走线是否预留足够电容组10uF/0.1uF或1uF/0.01uF ，应考虑PCB板每间隔7.5cm放置一对。 电源输出部分的电源输出部分的EMCEMC设计设计 原因说明： 电源模块输出一定要求有滤波措施,推荐使用共模电感、磁珠或 差模电感； 用共模电感进行滤波，防止开关电源的噪声串到整个单板的电源 、地上； 可用共模电感进行滤波 电源输出部分的电源输出部分的EMCEMC设计设计 用磁珠进行滤波，防止开关电源的噪声串到整个单板的电源、地 上； 可用磁珠进行滤波 电源输出部分的电源输出部分的EMCEMC设计设计 在电源输出端设计Y电容时，需斟酌，如有螺钉可使Y电容就近接地时 ，可考虑增加，否则不用。 因电源输出端常在单板中间，如要设计Y电容，应考虑是否可以就近接 地，当不能就近接地时，而必须拉长线进行接地时，可能会引起坏效果 ，可以考虑不用Y电容，直接用共模电感、磁珠和X电容即可。 见下图所示的电源输出端Y电容，为了接地拉长线得不偿失。 电源输出部分的电源输出部分的EMCEMC设计设计 原因说明： 长距离电源走线是否预留足够电容组10uF/0.1uF或1uF/0.01uF ，应考虑PCB板每间隔7.5cm放置一对。 当电源模块有多路电源输出时，比如提供给通讯接口的通讯电源 、地，提供给传感器供电的12V、24V电源、地，提供给继电器驱 动用的12V电源、地，均会存在长距离走线问题，为了使电源、地 之间的阻抗最小，且回路最小，应每隔7.5cm增加一对电容。 点亮黄色走线为通 讯电路供电的5V 电源、地，走线长 达25cm多，走线 上增加了两对电容 进行滤波。 应在设计之初加以 考虑。 电源转换芯片的电源转换芯片的EMCEMC设计设计 遵循的原则： 电源转换芯片输入输出端应并联BULK电容和去耦电容； 电容容值应依据芯片手册推荐，或者依据驱动能力来估算。 开关转换芯片输出应考虑磁珠进行滤波。 硬件电路硬件电路EMCEMC设计关键点设计关键点 电源部分的EMC设计； 接口部分的EMC设计； 关键芯片的EMC设计； 晶体和晶振的EMC设计； 连接器及接插件的EMC设计； 地的处理； 复位、拨码和指示灯电路的EMC设计。 接口部分的接口部分的EMCEMC设计设计 串口接口电路的EMC设计； 网口接口电路的EMC设计； I/O接口电路的EMC设计； E1接口电路的EMC设计。 串口接口电路的串口接口电路的EMCEMC设计设计 遵循的原则： 先防护后滤波； 422/485/CAN差分接口优先选用共模电感或者磁珠进行滤波，232接 口用磁珠进行滤波；滤波电路尽量靠近端口，磁珠或共模电感到端子 间PCB走线长度小于2.5cm； 如防护器件过多，磁珠到端子间PCB走线长度距离大于2.5cm，则应 在最靠近接口处增加Y电容或高压电容进行滤波，Y电容要满足耐压要 求； 如果采用屏蔽电缆，屏蔽层要接PGND； 需要接出到端子的通讯地需要经过滤波； 串口接口电路的串口接口电路的EMCEMC设计设计 原因说明： 先防护后滤波； 第一级防护器件应在滤波器件之前，防止滤波器件在浪涌、防雷 测试中损坏，或导致滤波参数偏离，第二级保护器件可以放在滤 波器件的后面； 选择防护器件时，还应考虑个头不要太大，应尽量选择贴片元件 ，防止滤波器件在PCB布局时距离接口太远，起不到滤波效果。 黄色圈内为防护电 路，红色圆圈内为 滤波电路。 此电路为两级防护 电路，有防雷要求 时适用，无防雷要 求，只用TVS管即 可。 串口接口电路的串口接口电路的EMCEMC设计设计 原因说明： 422/485差分接口优先选用共模电感或者磁珠进行滤波，232接口用磁 珠进行滤波；滤波电路尽量靠近端口，磁珠或共模电感到端子间PCB 走线长度小于2.5cm； 422/485为差分线，最好采用共模扼流圈进行滤波，无合适贴片器件选择时 ，也可选择磁珠进行滤波，232接口为非平衡线，应选择磁珠进行滤波；距 接口2.5cm为PCB布局要求。 红色圈内为滤波电 路。此电路485接 口电路，采用磁珠 进行滤波。 串口接口电路的串口接口电路的EMCEMC设计设计 原因说明： 此电路232接口电 路，采用磁珠进行 滤波。 此电路为有控制端 的232接口电路， 采用磁珠进行滤波 。 串口接口电路的串口接口电路的EMCEMC设计设计 原因说明： 此电路为带modem 232接口电路，采用 磁珠进行滤波。 串口接口电路的串口接口电路的EMCEMC设计设计 原因说明： 如防护器件过多，磁珠到端子间PCB走线长度距离大于2.5cm，则应 在最靠近接口处增加Y电容或高压电容进行滤波，Y电容要满足耐压要 求； 此电路为有防雷要求 的485接口电路，因 空气放电管，限流电 阻及TVS管PCB布局 需要很大空间，用来 的滤波的L12、L13磁 珠的滤波效果大打折 扣，因此在接口增加 Y电容进行滤波。增 加Y电容后磁珠可去 掉。 串口接口电路的串口接口电路的EMCEMC设计设计 原因说明： 如果采用屏蔽电缆，屏蔽层要接PGND； 当采用屏蔽电缆时，应选择屏蔽连接器，保证连接器外壳与结构360度搭 接； 当采用非屏蔽连接器时，电缆屏蔽时应接PGND，端子定义应为PGND； 当本产品无PGND时，可就近接到接口GND上。 串口接口电路的串口接口电路的EMCEMC设计设计 原因说明： 需要接出到端子的通讯地需要经过滤波； 用于通讯的232接口的地端子应经过滤波； 只用于调试的232接口的地端子可不经过滤波； 为了延长传输距离而将地引出的地端子也需经过滤波。 网口接口电路的网口接口电路的EMCEMC设计设计 遵循的原则： 网口防护器件结电容满足要求(小于10pF)（网口差模防护器件 优选SLUV2.8-4） 网口应设计BOB-SMITH电路，中心抽头到地75欧姆电阻功率 不小于1/8W，电容耐压2kV；网口未用四线接地电容耐压2kV 网口点灯线驱动加磁珠和限流电阻；网口点灯电源线上加磁珠 ；推荐使用LC进行滤波 网口PHY芯片的模拟电源和数字电源隔离，且模拟电源和数字 电源间采用LC或者PI滤波电路；网口PHY芯片地不分割； 金属外壳的网口连接器应选择有金属弹片的RJ45连接器；塑 料外壳选择塑料RJ连接器；金属外壳的网口连接器接PGND； 网口接口电路的网口接口电路的EMCEMC设计设计 原因说明： 网口防护器件结电容满足要求(小于10pF)（网口差模防护器件 优选SLUV2.8-4） 网口传输速率较高，对防护器件的结电容要求很高，应小于5pF， 优选SLUV2.8-4，编码15040165； 网口接口电路的网口接口电路的EMCEMC设计设计 原因说明： 因SLUV2.8-4成本较高，对成本要求很高的产品也可采用下图中 的TVS管和二极管的组合进行差模防护，因为3个管子的导通时间 过长，芯片不能够耐受，需要在防护器件后串接2.2欧姆电阻进行 退耦。 网口接口电路的网口接口电路的EMCEMC设计设计 原因说明： 网口应设计BOB-SMITH电路，中心抽头到地75欧姆电阻功率 不小于1/8W，电容耐压2kV；网口未用四线接地电容耐压2kV BobSmith电路。红 色圈内的电路都为电 路的一部分，整个电 路的共模抑制作用大 于10dB。蓝色圈内的 电容耐压要求2kV。 网口接口电路的网口接口电路的EMCEMC设计设计 原因说明： 网口点灯线驱动加磁珠和限流电阻；网口点灯电源线上加磁珠 ；推荐使用LC进行滤波 电源与驱动端的磁珠在PCB布局时应跨接在网口变压器的隔离带 上，保证隔离变压器的共模隔离作用。 网口接口电路的网口接口电路的EMCEMC设计设计 原因说明： 网口PHY芯片的模拟电源和数字电源隔离，且模拟电源和数字 电源间采用LC或者PI滤波电路；网口PHY芯片地不分割； 如果网口PHY芯片的数字地与模拟地，数字信号管脚和模拟信号 管脚可以清晰分割，在原理图设计时地可以分割； 网口PHY芯片的数字电源与模拟电源采用PI型滤波电路。 PHY芯片的电源、地 均可以进行分割。 网口接口电路的网口接口电路的EMCEMC设计设计 原因说明： 网口PHY芯片的模拟电源和数字电源隔离，且模拟电源和数字 电源间采用LC或者PI滤波电路；网口PHY芯片地不分割； 如果PHY芯片地管脚不可清晰分割，则地不分割，只进行电源分 割。 PHY芯片的电源分割 ，地不进行分割。 网口接口电路的网口接口电路的EMCEMC设计设计 原因说明： 金属外壳的网口连接器应选择有金属弹片的RJ45连接器；塑 料外壳选择塑料RJ连接器；金属外壳的网口连接器接PGND； 当采用屏蔽电缆时，应选择屏蔽RJ45连接器； 当要求结构屏蔽时，应选择屏蔽RJ45连接器； 当系统接地良好时，最好选择屏蔽RJ45连接器； 当系统接地不良，或者无接地时，最好选择塑料RJ45连接器； I/OI/O接口电路的接口电路的EMCEMC设计设计 遵循的原则： 先防护后滤波； 连接到系统外、非隔离的I/O端口，接口一定要滤波（共模电 感或者磁珠或Y电容）； 接口优先选用共模电感滤波，或者用磁珠；滤波电路尽量靠近 端口，磁珠或共模电感到端子间PCB走线长度小于2.5cm；如 防护器件过多，磁珠到端子间PCB走线长度距离大于2.5cm， 则在最靠近接口处增加Y电容或高压电容进行滤波，Y电容要 满足耐压要求； I/O接口线缆如果采用屏蔽电缆，则电缆屏蔽层应接PGND； 传感器的电源、地、信号线在接口处进行滤波（共模电感或者 磁珠或Y电容）； 输出到端子的电源、地必须经过滤波处理，禁止直接引出。 I/OI/O接口电路的接口电路的EMCEMC设计设计 原因说明： 先防护后滤波；（同电源接口） 连接到系统外、非隔离的I/O端口，接口一定要滤波（共模电 感或者磁珠或Y电容）。 系统内部连线，线缆长度很短，不会形成天线辐射，可以不加滤 波电路； 凡是要连接电缆到系统外的端口，链接线缆长度大于10cm以上的 I/0接口均要增加滤波电路； 差分电路优选共模扼流圈； 非差分电路优选磁珠； 不推荐选择Y电容，避免噪声电流在系统上不受控，引起其它的问 题。 I/OI/O接口电路的接口电路的EMCEMC设计设计 原因说明： 接口优先选用共模电感滤波，或者用磁珠；滤波电路尽量靠近 端口，磁珠或共模电感到端子间PCB走线长度小于2.5cm；如 防护器件过多，磁珠到端子间PCB走线长度距离大于2.5cm， 则在最靠近接口处增加Y电容或高压电容进行滤波，Y电容要 满足耐压要求； 当防护器件过多且个头比较大，导致滤波器件在PCB布板时距离 接口很远，推荐接口增加Y电容进行滤波。 I/OI/O接口电路的接口电路的EMCEMC设计设计 原因说明： I/O接口线缆如果采用屏蔽电缆，则电缆屏蔽层应接PGND； I/OI/O接口电路的接口电路的EMCEMC设计设计 原因说明： 传感器的电源、地、信号线在接口处进行滤波（共模电感或者 磁珠或Y电容）； 传感器接口电源、地、信号均需要引出，且接出线缆较长，因此 均需要经过滤波； 电源和地可以经过共模电感进行滤波，也可通过磁珠进行滤波； 信号线如果是差分线，可经过共模扼流圈进行滤波，如不是差分 线，则可通过磁珠进行滤波； I/OI/O接口电路的接口电路的EMCEMC设计设计 原因说明： 输出到端子的电源、地必须经过滤波处理，禁止直接引出； 当防护器件过多且个头比较大，导致滤波器件在PCB布板时距离 接口很远，推荐接口增加Y电容进行滤波。 电源和地经过磁珠滤波； PCB布板如下： E1E1接口电路的接口电路的EMCEMC设计设计 遵循原则： 先防护后滤波； E1接口采用共模扼流圈进行滤波，滤波电路尽可能靠近端口（ 建议选择ST7078）；CLASS B强制 E1E1接口电路的接口电路的EMCEMC设计设计 原因说明： 先防护后滤波； E1通常为长距离传输线缆，接口防护的等级较高，要按照10/700 浪涌波形进行测试，因此防护电路通常为两级。 E1E1接口电路的接口电路的EMCEMC设计设计 原因说明： E1接口采用共模扼流圈进行滤波，滤波电路尽可能靠近端口（ 建议选择ST7078）；CLASS B强制 E1接口信号为2.048M，传导测试结果有很明显的谐波成分，表现 为1.024M的奇数倍，因此要在接口加共模电感进行滤波，CLASS B规格要求一定要增加。 硬件电路硬件电路EMCEMC设计关键点设计关键点 电源部分的EMC设计； 接口部分的EMC设计； 关键芯片的EMC设计； 晶体和晶振的EMC设计； 连接器及接插件的EMC设计； 地的处理； 复位、拨码和指示灯电路的EMC设计。 关键芯片的关键芯片的EMCEMC设计设计 遵循原则： 关键芯片的电源滤波电容是否足够，按照34个电源管脚一个1 10uF电容，1-2个电源管脚一个0.1uF0.01uF电容；芯片手册有推 荐，应采用推荐方案； 地址总线和数据总线增加匹配电阻;单向驱动匹配电阻在输出端增加； 双向驱动的应两侧都增加匹配电阻，如空间有限，应在驱动能力较强 的一端增加； 地址总线和数据总线匹配电阻，不能用排阻; 空闲管脚要进行上拉或者下拉，使其无效，提高抗干扰和降低辐射； 例外情况依据芯片手册 信号的传输延时小于信号上升沿的1/6时，不是传输线，可以不用增 加匹配电阻；当大于信号上升沿的1/6时，则为传输线，需要加匹配 电阻。 芯片手册如果有相应的EMC策略，应采用； 电源转换芯片输入输出端应并联BULK电容（公式）和去耦电容； A/D、D/A芯片的数字电源和模拟电源进行滤波；地的处理依据芯片手 册进行； 关键芯片的关键芯片的EMCEMC设计设计 原因说明： 关键芯片的电源滤波电容是否足够，按照34个电源管脚一个 110uF电容，1-2个电源管脚一个0.1uF0.01uF电容；芯片 手册有推荐，应采用推荐方案； 大电容一般采用10uF，小电容通常采用0.1uF或者0.01uF； 有的芯片手册有时会规定该电容容值，比如1uF，0.001uF，以芯 片手册为准。 关键芯片的关键芯片的EMCEMC设计设计 原因说明： 关键芯片的电源滤波电容是否足够，按照34个电源管脚一个 110uF电容，1-2个电源管脚一个0.1uF0.01uF电容；芯片 手册有推荐，应采用推荐方案； 芯片电源的滤波电容布 局图示。 具体电容数目应根据芯 片具体电源管脚的分布 来决定，如果电源管脚 比较分散，则应每个管 脚一个电容，如果有2- 3个电源管脚比较集中 ，可以考虑只用一个电 容。 关键芯片的关键芯片的EMCEMC设计设计 原因说明： 地址总线和数据总线增加匹配电阻;单向驱动匹配电阻在输出端 增加；双向驱动的应两侧都增加匹配电阻，如空间有限，应在 驱动能力较强的一端增加； 速率大于50MHz，上升沿小于5ns的总线和时钟信号应考虑信号完 整性问题； 所谓信号完整性问题就是信号的开关时间小于信号从源到负载再 回到源的传输延迟；也即trtpd； 当存在信号完整性问题时，要考虑进行阻抗匹配； 四层板选择51欧姆左右，6层板选择33欧姆左右，可以根据测试结 果进行调整； 匹配电阻应加在源端，进行始端匹配。 关键芯片的关键芯片的EMCEMC设计设计 原因说明： 地址总线和数据总线匹配电阻，不能用排阻; 避免用排阻进行始端匹配，因排阻管脚太密，不能满足3W布线要 求，会引起串扰问题； 排阻可用来进行上下拉； 匹配电阻布局时应满足3W要求，如位置紧张，可以将电阻交错放 置。 关键芯片的关键芯片的EMCEMC设计设计 原因说明： 空闲管脚要进行上拉或者下拉，使其无效，提高抗干扰和降低 辐射；例外情况依据芯片手册 空闲管脚不但会发射，同样也会接收。因此对空闲管脚依照芯片 手册处理。 专用引脚的处理（如片选信号、使能信号、中断信号等。） 片选信号、使能信号等上电后使其无效；中断信号接上拉、下拉使 其处于非激活状态 重要的都应该经过 适当的上拉或下拉处理。一方面是使芯片在上 电后进入一个预知的固定状态，不致造成冲突；另一方面提高抗干 扰能力 空余引脚的处理（ 高电平有效的无用中断输入端 ） 该无用中断输入端接下拉电阻使其处于非激活状态 应根据相关器件的应用资料做适当的处理，注意既不是一味的上拉 ，也不是一味的接地，要针对使用的器件具体问题具体分析，一般 来说使其处于稳定的非有效输入电平状态。 关键芯片的关键芯片的EMCEMC设计设计 原因说明： 信号的传输延时小于信号上升沿的1/6时，不是传输线，可以 不用增加匹配电阻；当大于信号上升沿的1/6时，则为传输线 ，需要加匹配电阻。 同上。 芯片手册如果有相应的EMC策略，应采用； 芯片手册通常会给出电源、地平面的分割处理方法； 也会给出电源滤波的方案； 也会给出特殊需要处理信号的EMC策略。 关键芯片的关键芯片的EMCEMC设计设计 原因说明： 电源转换芯片输入输出端应并联BULK电容（公式）和去耦电 容； 应根据芯片所驱动的负载来估算BULK电容的容值； 去耦电容通常用0.1uF，或0.01uF； A/D、D/A芯片的数字电源和模拟电源进行滤波；地的处理依 据芯片手册进行； 电源、地均不隔离，PCB处理时可以通过单点相连，也可直接相 连； 电源隔离，地不隔离； 电源、地都隔离； 隔离方式依据芯片手册进行，如没有推荐，则不隔离。 硬件电路硬件电路EMCEMC设计关键点设计关键点 电源部分的EMC设计； 接口部分的EMC设计； 关键芯片的EMC设计； 晶体和晶振的EMC设计； 连接器及接插件的EMC设计； 地的处理； 复位、拨码和指示灯电路的EMC设计。 晶体和晶振的晶体和晶振的EMCEMC设计设计 遵循原则： 时钟信号串接匹配电阻，匹配电阻选取合适（详细请查看连接）； 晶体外壳要做接地设计； 时钟信号分叉时在分叉后每路都设置匹配电阻，匹配电阻靠近时钟芯 片；T型网络，或采用末端匹配； 时钟芯片电源管脚采用LC滤波电路或者PI滤波电路 晶体和晶振的晶体和晶振的EMCEMC设计设计 原因说明： 时钟信号串接匹配电阻，匹配电阻选取合适（详细请查看连接）； 同关键芯片的匹配电阻选取方法； 晶体和晶振外壳要做接地设计； 晶体要额外设计接地点，并在PCB表层铺铜，将晶体外壳连接到地； 晶振本身有接地管脚，与晶振外壳相连，将接地管脚接到GND； 晶体和晶振的晶体和晶振的EMCEMC设计设计 原因说明： 时钟信号分叉时在分叉后每路都设置匹配电阻，匹配电阻靠近时钟芯 片；T型网络，或采用末端匹配； 对于时钟信号一分二使用，要在始端进行一分二，分别接匹配电阻； 晶体和晶振的晶体和晶振的EMCEMC设计设计 原因说明： 时钟芯片电源管脚采用LC滤波电路或者PI滤波电路 时钟电源滤波可以采用型或LC滤波。 时钟输出采用始端串联阻抗进行匹配，阻值通 常为33，阻值可以根据实际情况调节。 时钟电源滤波时钟电源滤波 时钟电源滤波可以采用 LC型滤波。串接磁珠， 并联两个电容到地，小 电容0.1F放在电源管脚 ，10 F电容放在小电容 旁边。磁珠通常选择编 码为10070006，曲线如 下： 硬件电路硬件电路EMCEMC设计关键点设计关键点 电源部分的EMC设计； 接口部分的EMC设计； 关键芯片的EMC设计； 晶体和晶振的EMC设计； 连接器及接插件的EMC设计； 地的处理； 复位、拨码和指示灯电路的EMC设计。 连接器及接插件的连接器及接插件的EMCEMC设计设计 遵循原则： 接插件，和排线等，采用地-信号-地-信号-地排列方式， 最少23个信号一个地，间隔排布； 接插件，和排线等，采用地-电源-地-电源-地排列方式， 一个电源一个地，间隔排布； 接插件，或排线等，空闲管脚定义为地； 接插件，或排线等，不同类型信号以地间隔排布； 端口插针定义时敏感、重要和高速信号线要远离电源线 接插件管脚定义时，应考虑到PCB布局和布线的方便性，避免随意 定义，导致后期布局布线错综交叉； 需用长线或排线引出的电源，应在引线两端口就近并联BULK电容或 去耦电容； 板间通讯线应靠近端口串磁珠滤波； 连接器为塑胶件时，应避免塑胶件连成一片，导致结构开孔过大， 应在各个塑胶件间增加横梁，减少大开孔，保证结构由连接器造成 的开孔长度小于3cm； 连接器及接插件的连接器及接插件的EMCEMC设计设计 原因说明： 接插件，和排线等，采用地-信号-地-信号-地排列方式，最少23 个信号一个地，间隔排布； 信号紧邻地会大大增强EMC性能； 接插件，和排线等，采用地-电源-地-电源-地排列方式，一个电源 一个地，间隔排布； 接插件，或排线等，空闲管脚定义为地； 减小回路面积； 增加去耦； 连接器及接插件的连接器及接插件的EMCEMC设计设计 原因说明： 接插件，或排线等，不同类型信号以地间隔排布； 端口插针定义时敏感、重要和高速信号线要远离电源线 避免信号间的串扰； 避免强辐射信号引起干扰； 避免敏感信号受到干扰； 连接器及接插件的连接器及接插件的EMCEMC设计设计 原因说明： 接插件管脚定义时，应考虑到PCB布局和布线的方便性，避免随意定义，导 致后期布局布线错综交叉； 导致PCB布板时不能整块割一个地，而必须采用引线方式来解决； 连接器及接插件的连接器及接插件的EMCEMC设计设计 原因说明： 需用长线或排线引出的电源，应在引线两端口就近并联BULK电容或去耦电 容； 增加电源、地之间的回路面积和去耦； 连接器及接插件的连接器及接插件的EMCEMC设计设计 原因说明： 板间通讯线应靠近端口串磁珠