数字电路课程设计-位二进制同步加法计数器的设计（000，111） .doc

1 三位二进制同步加法计数器的设计（000，111）1.1课程设计的目的： 1、了解同步加法计数器工作原理和逻辑功能。 2、掌握计数器电路的分析，设计方法及应用。 3、学会正确使用jk触发器。1.2设计的总体框图： cp3位二进制同步加法计数器c 输入计数脉冲 送给高位的进位信号图1.1六进制加法器1.3设计过程：1 状态图：/000101010011110100001101110/0/0/0/0/1图1.2六进制加法状态图2 时序图： cp: q2: q1: q0: y: 图1.3六进制加法的波形图3选择的触发器名称:选用三个cp下降沿触发的边沿jk触发器74ls112输出方程: qn1q0nq2n000111100x000100x1图1.4输出y的卡诺图y=q2nq1n4状态方程：qn1q0nq2n000111100xxx0101000111101110xxx001 图1.5六进制同步加法计数器的次态卡诺图5各个触发器次态的卡诺图 q1 n q0nq2n 00011110 0 x010 1 11x0图1.6q2n+1的卡诺图q1nq0nq2n 00011110 0x101 101x0 图1.7 q1n+1的卡诺图 q1nq0nq2n 00011110 0x001 110x1 图1.8q0n+1的卡诺图6由卡诺图得出状态方程为： q2n+1=q1n q2n + q1n q0n q2n q1n+1=q0n q1n + q2n q0n q1n q0n+1=q0n (1) 驱动方程：= q1n q0n = q0n =1 = q1n = q2n q 0n =1 7.检查能否自启动： /0 /1111 000 001 (有效状态)图1.8检测能否自启动1.4设计的逻辑电路图：图1.9六进制加法计数器的电路图1.5 设计的电路原理图：图1.10六进制加法计数器的原理图1.6实验仪器：(1) 数字原理实验系统一台(2) 集成电路芯片：74ls08一片 74ls00一片 74ls112三片 1.7实验结论：经过实验可知，满足时序图的变化，且可以进行自启动。实验过程中很顺利，没有出现问题。2 串行序列信号检测器的设计（检测序列0111）2.1课程设计的目的： 1、了解串行序列信号检测器的工作原理和逻辑功能 2、掌握串行序列信号检测器电路的分析，设计方法及应用。 3、学会正确使用jk触发器。2.2设计的总体框图：串行序列信号检测器cp y输入脉冲 串行序列输出图2.1信号检测器2.3设计过程：1原始状图： 0/0 1/00/01/01/11/0 0/0s0 s1 s3 s40/00/01/0图2.2信号检测器的原始状态图2最简状态图：（根据表1-1合并等价状态）： 0/00/00/01/01/01/0 s0 s1 s2 s31/0 1/1图2.3最简原始图表1-1现态输入输出次态s0s00100s1s0s1s10100s1s2s2s20100s1s3s3s30101s1s03进行状态分配，画出二进制数编码后的状态图：（1） 进行状态编码，取 s0=00 s1=01 s2=10 s3=11（2） 码后编的状态图： 0/0 0/0 1/0 0/01/01/000 01 10 110/0 1/1图2.44选择的触发器名称：选用两个cp下降沿触发的边沿jk触发器74ls1125采用同步的方案,，即取： cp0=cp1=cp6输出方程： qn1q0nx000111100000010010图2.5输出y的卡诺图y=xq1n q0n7状态方程： qn1q0nx00011110001100011100000000 图2.6串行序列信号检测器的次态卡诺图 q1nq0nx 00011110 00000 10101 图2.7q1n+1的卡诺图q1nq0nx 00011110 01111 10001图2.8 q0n+1的卡诺图 8 由卡诺图得出状态方程为： q1n+1= x q0n q1n + q0n q1n x q0n+1= x q1n q0n + x q0n9驱动方程： = x q0n = x q1n =x q0n = x 2.4设计的逻辑电路图：2.5设计的电路原理图：2.6实验仪器：(1) 数字原理实验系统一台(2) 集成电路芯片：74ls00一片 74ls04三片 74ls08一片 74ls11一片 74ls112两片 2.7实验结论：经过实验后可知，满足设计效果。参考文献1 余孟尝.数字电子技术基础简明教程.高等教育出版社，出版年：2007年12月