电子技术课程设计-限时发言时间提示器.doc

限时发言时间提示器长 安 大 学电子技术课程设计课题名称：限时发言时间提示器班 级： 姓 名: 指导教师: 日 期: 前 言限时发言提示器是能够实现限定发言者时间与提醒发言者剩余时间的一种电子部件，它广泛应用于各种演讲与辩论赛的现场，方便提醒发言者在发言时对时间的注意和把握，以便达到更好的效果。本课程设计要求设计先是发言提示器。在接到本课设题目之后，我们小组的三位成员都积极的行动起来。我们去学校的图书馆找了很多关于课设的资料，我们也在网上查阅了相关的资料不过后来发现找到的资料中关于本课程设计的很不全面。我们学习了mltisim仿真软件。最后经过我们小组的讨论用我们所学的知识以及资料上的知识来做本课题。课设开始以后我们首先进行了方案的总体论证，开始确定了两种方案，最重经过商议确定了一种比较复杂但是关联性逻辑性稳定性极强的一种方案。确定方案以后对整个设计进行了安排，划分了每一个成员的重点负责部分，之后各自找资料进行设计。其次我们对每个单元电路进行设计分析，对每部分要用到的芯片进行了仔细的了解，对芯片的工作原理进行介绍，对后市用multisim软件化出单员电路，并在可能情况下对其进行仿真实验。在此过程中经过不断地改进最重完成了各部分电路的设计。然后对总电路的拼接和调试，并对其进行分析并用multisim进行仿真实验以及最终系统综述，在此之后我们又反复检测电路图。最后对整个设计进行总结并整理相关的资料，写出这次课程设计的报告。目 录1、 题目p12、 前言p13、 目录p24、 摘要p35、 关键字p36、 设计要求p4一、系统综述1.1总框图设计 p51.2单元模块设计 p51.3总电路图设计 p5二、单元电路设计2.1门电路比较控制电路的计p62.2提示信号发生电路的设计p72.3预置时间电路的设计p82.4时钟脉冲产生电路的设计 p102.5倒计时计数显示电路的设计 p112.6数码管显示p12三、总 述系统综述p14总体电路图p15结束语p16鸣谢p16元器件清单p16参考文献p16收获与体会，存在的问题p18限时发言时间提示器摘 要本设计电路分为时钟脉冲电路、预置时间电路、倒计时显示电路、门电路比较控制电路、提示信号发生电路五部分。1、预置时间用三个74ls160十进制计数器和适当的门电路控制的，设有10min输入（脉冲）按钮和1min输入（脉冲）按钮。即每按一次相应的脉冲开关，就给相应的计数器提供一个脉冲使计数器累加1。同时用适当的门电路控制10min位计数器为03循环，且使得当10min位为3时1min位的计数器清零，即1min位输入脉冲按钮无效；当10min位为0时选中1min位另一计数器，并使其计数状态为39循环。2、利用555构成多谐振荡电路产生所需的2hz脉冲，再经过jk触发器分频得到1hz的脉冲作为计数器的时钟脉冲3、用74ls192双时钟可逆十进制计数器实现倒计时，用4片译码芯片7447驱动数码管显示时间，显示到秒。通过两个jk触发器实现控制计数器加减计数功能的转换（倒数为0后变为加计数器），用加进位端、减借位端和加、减计数脉冲端进行级联，其中10s位到1min位为6进制。4、比较电路主要是用逻辑门来使倒计时时间与要求提示时刻比较。控制电路则由jk触发器、开关等器件来根据输出电平高低来控制提示电路。5、提示信号发生电路主要由发光二极管、两片555芯片构成。其中一片555构成延时电路；另一片构成多谐振荡蜂鸣电路，用jk触发器使其5管脚在不同提示时接不同电平，从而发出不同频率的蜂鸣信号关键字：编码器，数码显示管，门电路，倒计时，译码器设计要求：330分钟可调定时间倒计数显示定时间小于10分钟，倒数到1分钟时给出提示信号，设定时间大于10分钟，倒数到5分钟给提示信号，超时给出警告提示信号（红灯），超时大于1分钟时，给出蜂鸣器声音提示有设定输入及复位开关，可用绿灯，黄灯，红 灯表示工作状态第一章 系统概述a) 1、总框图设计b) 构思整个系统由哪些功能模块组成，以及各个功能模块之间的互相控制关系，将各功能模块联系起来画出总体功能模块图。 2、单元模块设计c) 根据总功能框图的功能划分，具体设计各单元模块。设计时，从要实现的功能及如何实现等方面着手，大体选择相应的元器件，再进行细节设计。3、总电路图设计d) 单元功能模块设计好后，从各个单元功能模块间的控制关系着手，对各单元功能模块进行检验论证，保证各个模块间无冲突，均能正常运行e) 分析每个模块的各个状态的转换及控制、各功能模块间的控制关系。本设计应重点分析倒计时的各个须提示的状态的比较控制电路，还有相应的提示信号发生电路之间的关系。f) 纵观全局，规划总电路的布局，最后画出完整的电路图。预置时间模块门电路比较与控制模块译码器显示模块提示信号发生模块脉冲发生模块倒计时模块电路工作原理与框图电路总体工作流程： 开电源复位清零设置时间t按输入确认键，确认输入按开始键则进入倒计时，此时计数工作灯绿灯亮剩余时间提示（t10min时,倒数至5分钟提示；t倒数至0时发出长4s的提示音，同时亮黄灯若发言未完则进入超时计数，直到超时1min时给出长4s的较急促的提示音，同时亮红灯警告，且计时停止，数码管显示1分钟不变直到主持人复位清零若发言在超时1min之前完成（包括准时完成和提前完成）则由主持人按复位键清零停止计数第二章 单元电路的设计1、门电路比较控制电路的设计 电路中所用的门电路器件均为ttl 74ls系列.。ttl电路不使用的输入端悬空为高电平，而cmos电路不使用的输入端不能悬空，会造成逻辑混乱。控制电路中用到了jk触发器、按钮式开关等器件组成。（1）判断设置时间是否大于10min及相关控制电路 工作原理：用7425四输入或非门（图中未画出）对预置时间的10min位计数器74192(1)置数端进行判断。当预置10 min位置数端均为0（即预置时间t 10min）时四输入或非门输出高电平,此时控制倒数至5min提示的的与门(2)输出恒为0,倒数至5min产生的高电平被封锁,而控制倒数至1min提示的与门(1)打开,相应的提示电平(高电平)可以有效地通过与门(1)若预置10 min位不为0,则四输入或非门输出低电平,此时与门(1)被封锁,倒数至1 min的高电平输入无效,而与门(2)被打开,倒数至5 min时产生的高电平可以通过与门(2)。最后将两个与门的输出接入二输入或门，使两者任何一个高电平输入都能通过或门最终输出到相应的提示信号发生电路的控制端（2）74192倒计数器转变为加计数器的关键电路74192由减计数变为加计数器工作原理：复位后，jk触发器3被清零，输出低电平至jk触发器2的清零端，即触发器2也被清零，其输入脉冲信号无效，触发器2反相输出端输出高电平到74192的加计数脉冲端，而触发器1 零端为高电平故其输入脉冲有效，使得其输出信号为输入脉冲的二分频信号，从而使74192的减计数脉冲输入有效，令其进行减计数。此减计数状态一直保持到倒数至0时，触发器3发生反转，使得触发器2清零端为高电平，输入脉冲有效；而触发器1被清零，其反相输出端输出高电平，从而使74192的加计数输入脉冲有效，减计数脉冲端输入高电平，使其进行加计数。2、提示信号发生电路的设计 提示信号主要是由两片555芯片、jk触发器以及适当门电路组成。其中一片555接成单稳态触发电路，控制延长提示信号的时间；另一片则构成多谐振荡电路产生一定频率的蜂鸣信号。考虑到充分利用已用555芯片来产生不同提示信号，本系统用一个jk触发器控制构成多谐振荡555芯片的5号管脚的高低电平输入，使多谐振荡电路的比较电压不同，以产生不同频率的蜂鸣信号。jk触发器的脉冲信号由超时信号控制。工作原理：蜂鸣信号发生主要由555（2）及r2、r3、c3组成的多谐振荡电路控制。蜂鸣时间则由555（3）及r1、c2组成的单稳态触发电路控制。复位后，jk触发器被清零，输出低电平即555（2）的5号管脚接低电平ul并保持不变，直到超时信号低电平有效时才反转为高电平。此过程中，当有倒数提示信号高电平输入到555（2）的4号管脚，此多谐振荡电路便正常工作发出频率为f1的蜂鸣声，又因为倒数剩余时间提示的高电平持续时间较短，故此时的蜂鸣时间也比较短，只是短暂的一声鸣叫。当倒数为0的低电平输入与门时，与门输出低电平到555（3）的2号管脚，使其触发，并输出一定宽度tw的高电平脉冲，经或门传送到555（2）的4号管脚，使555（2）正常工作发出持续时间为tw的蜂鸣声音。注意，此时其5号管脚仍为低电平，故此时的蜂鸣频率也为f1,与前面蜂鸣信号不同的是其蜂鸣时间较长。当超时1min时，对应的控制电平由高电平变为低电平，先使jk触发器翻转，输出高电平至555（2）的5号管脚，之后超时1min低电平触发由555（1）构成的单稳态电路，使其产生宽度为tw的高电平脉冲，经或门a输入到多谐振荡电路，使其产生持续时间为tw，频率为f2的蜂鸣提示信号。另外，超时1min低电平将反馈到脉冲信号发生电路的jk触发器的清零端，输出低电平使脉冲信号封锁，使计数器74192停止计数。3、预置时间电路的设计电路如图示预置时间电路工作原理：先由主持人复位清零，然后设置发言时间t，设置时间键有10min位j1和1min位j2，通常先设置10min位，每按一次j1即提供一个计数脉冲给计数器，使其累加1，当累加到3时，再按一次j1键该计数器74160（u15）置数端mr输入低电平，计数器被置数为0，即10min位最高可设置为3，且当10min位为3时，与非门输出低电平，三输入与门7411输出低电平，74160（u12）被清零，即1min位输入脉冲无效。由此可达到设置时间不高于30min的要求。当10min位不为零时，与门（u15）输入低电平并输出到74160（u13）的清零端，使其保持0状态，输入脉冲无效，此时1min位由74160（u12）控制。当10min为0时，74160（u12）清零端输入低电平，使其处于输出为0的状态。此时1min位由计数器74160（u13）控制，且其置数端mr输入低电平，这时第一次j2时，74160（u13）被置为3，mr则变为高电平，此时74160（u13）处于计数状态。当其由9到0转换时，进位端tc输出高电平经过或非门使mr 又为低电平，74160（u13）被置为3。由此达到了设置时间最低大于3min的要求。74160（u12）和（u13）输出两两经或门后（始终有一个计数器输出全为0，与另一个计数器的输出相或后不影响另一计数器的输出）输出到74192计数器的置数端，直到输入确认键的按下即可完成置数。 u6nc7s00_5vvcc5vvcc5vvcc5vvcc5vvcc5vu7a74ls32nu8a74ls32nu9a74ls32nu10a74ls32nu11a7425nu1274ls160nqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load9clr1clk2u1374ls160nqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load9clr1clk2u14a74ls11nu1574ls160nqa14qb13qc12qd11rco15a3b4c5d6enp7ent10load9clr1clk2u16a74ls04nu47a7408nu48a7402nj1key = spacer15?j2key = spacer25?u497447na7b1c2d6oa13od10oe9of15oc11ob12og14lt3rbi5bi/rbo4u537447na7b1c2d6oa13od10oe9of15oc11ob12og14lt3rbi5bi/rbo4u20abcdefgcau63abcdefgca判断10min位 预置时间电路 4、时钟脉冲产生电路的设计 工作原理：时钟脉冲由555芯片构成的多谐振荡电路产生，因为该脉冲信号要经jk触发二分频后再送至倒计数器74192上，故产生脉冲频率为f=2hz,且其占空比q=50%相应计算公式为t 1(r4+r5)*c1*ln20.7*(r4+r5)*c1=0.25st2r4*c1*ln20.7*r4*c1=0.25stt1+t20.7*(2*r4+r5)*c1 =0.5s q=t1/t=(r4+r5) /(2*r4+r5)*100%=50%f=1/t1.44/(2*r4+r5)*c1=2hz其中r4= ,r5= ,c1= 复位后，jk触发器（1）输出低电平，与门（1）输出为恒为0，即脉冲信号被封锁。直到开始键按下后，jk触发器输出翻转，输出高电平，与门（1）才被解锁，脉冲信号才有效地输出到倒计数器74192上，同时，计数工作灯（绿灯）亮。而且当超时信号（低电平）输入，使jk触发器输出清零，与门（1）输出为0，此时脉冲信号也将被封锁，计数显示将停在超时1min时刻，同时计数工作灯灭。 时钟脉冲产生及相关控制电路图 5、倒计时计数显示电路的设计 由于设计中要求实现倒数计时和超时1min译码显示，故须选择可逆计数器，而74ls192、74ls193均为双时钟脉冲输入可逆加减计数器，且其清零和置数方式均为异步，两者都可选，不同的是74ls192为十进制计数，而74ls193为16进制计数，本系统中用到的十进制计数较多，故选用74ls192电路较为简单方便。而74ls192无论在加计数还是减计数时，双时钟脉冲均需保持一个为高电平，另一个输入时钟脉冲，基于此要求本系统中采用两片jk触发器分别控制74ls192的加计数脉冲输入cpd和减计数脉冲输入cpu,使用jk触发同时也可保证cp脉冲的稳定性。本系统中的有关显示电路均采用常用的数码管译码驱动芯片7447进行译码显示6、数码管显示现在已经有集成好的四输入端的数码管，可以直接选用，但价格比较贵而且在市面上很难找，虽然我们在仿真时用了集成数码管，但在实际实现电路时可能还需考虑选用数码管和译码器构成，因此，还是在这个单元模块中简要介绍一下其设计实现过程。图2-4-1为7447n译码器驱动共阳极数码管的电路图。图中7447n输出端各接一个50欧的电阻接入数码管管脚，如图所示，输入端为0011时，数码管显示3，译码及输出正确。图2-4-1七段数码管的结构如图2-4-2所示，它有七个发光段，即a,b,c,d,e,f,g,数码显示与发光段之间的对应关系如下表所示。七段数码管内部由发光二极管组成。在发光二极管两端加上适当的电压时，就会发光。发光二级管有两种方式：共阳极接法和共阴极接法。 af h ge c d 图2-4-2其功能表如附录2中所示。bcd码显示数码发光段bcd码显示数码发光段0000000100100011010001234abcdefbcabdegabcdgbefg0101011001111000100156789acdfgcdefgabcabcdefgabcfg第三章 系统综述本设计要实现功能为发言时间设定在3分钟到30分钟可调；设定时间倒计数显示；设定时间小于10分钟，倒数到1分钟时给出提示信号，设定时间大于10分钟，倒数到5分钟给提示信号(黄灯亮)，超时给出警告提示信号（红灯），超时大于1分钟时，给出蜂鸣器声音提示；应有设定输入及复位开关，用绿灯、黄灯、红灯表示工作状态。本系统在设计时综合好、各方面因素，在时钟的设计上，考虑到是回答问题使用的，所以对时间要求不是十分严格，经过我们的讨论认为1%的误差是可以接受的，而普通的碳膜电阻的误差为5%，电容的误差e24，e12，e6分别为5%，10%，20%。即使使用误差最小的e24电容，f= 1/t1.44/(r_1+2r_2 ) c_1 )的误差都大于10%，最后我们把r1变成定值电阻+电位器的方式，解决了这个问题。系统分为多个模块进行单独的设计，各个模块设计完成后，进行各个模块的关联组合，在组合过程中需要多输入的控制端用门电路进行选择. 本设计系统简单实用，成本较低，制作成成品后，操作简单，容易掌握。可以完成各种比赛、娱乐的计时工作。存在问题：本设计的时钟信号是利用555构成的多谐振荡器，产生1hz的频率信号作为时钟脉冲，时钟脉冲信号的精度不是很高，可能会出现较大的误差，作为对时间精度要求不是太严格的场所可以应用本设计，若对时间的精度要求严格，可选用晶振分频后作为脉冲信号，但是电路比较复杂。另外，本系统选用了6个数码管作为显示电路，体积可能会比较大。总体电路图结束语1、本设计特点、存在的问题及改进意见特点：本设计系统简单实用，成本较低，制作成成品后，操作简单，容易掌握。可以完成各种比赛、娱乐的计时工作。存在问题：本设计的时钟信号是利用555构成的多谐振荡器，产生1hz的频率信号作为时钟脉冲，时钟脉冲信号的精度不是很高，可能会出现较大的误差，作为对时间精度要求不是太严格的场所可以应用本设计，若对时间的精度要求严格，可选用晶振分频后作为脉冲信号，但是电路比较复杂。另外，本系统选用了6个数码管作为显示电路，体积可能会比较大。鸣谢 这次设计我们最应感谢的人就是各位指导老师，是你们指出我们方案中存在的问题、给了我们非常有建设性的启示，使我们的设计才得以顺利完成。我还要感谢我的队友陈明利，隋龙，正是由于我们之间很好的合作才能使我们成功解决设计中存在的问题。最后我还要感谢所有给过我帮助和支持的同学们，是他们在我有疑难和不解时给了我启示，从而让我完成了这次课程设计。元器件清单元器件清单序号名称型号参数数 量备 注1加法计数器74ls160n32译码器7447n73或门74ls3274k触发器7447n65电解电容0.01uf若干6数码显示管5 7555定时器555-timer-