数字电子技术基础PPT第四章 触发器.ppt

第四章第四章 触发器触发器 4.1 概述 是一种具有是一种具有记忆功能记忆功能的逻辑单元电路，能的逻辑单元电路，能 存储一位存储一位二进制码，也称锁存器。二进制码，也称锁存器。 1. 1. 触发器的概念触发器的概念 2. 2. 触发器的特点触发器的特点 (1)(1)有两个稳定状态，有两个稳定状态，“0 0” 态和态和“1 1” 态；态； (2)(2)可由输入信号将触发器置可由输入信号将触发器置“0 0”态和置态和置“1 1” 态；态； (3) (3)输入信号消失后，输出仍能自行保持输入信号消失后，输出仍能自行保持 “0 0”态或态或“1 1”态。态。 按电路结构可分为：按电路结构可分为：基本基本RSRS触发器、同步触发器、同步 RS RS 触发器、主从触发器、触发器、主从触发器、CMOSCMOS边沿触发器和边沿触发器和 维持阻塞触发器。维持阻塞触发器。 3. 3. 分类分类 按逻辑功能可分为：按逻辑功能可分为：RSRS触发器、触发器、JKJK触发器触发器 、T T触发器和触发器和D D触发器。触发器。 4. 4. 学习方法学习方法 重点掌握触发器的重点掌握触发器的特性特性和和动作特点动作特点，对具，对具 体的电路结构不做要求。体的电路结构不做要求。 4.2 4.2 触发器的电路结构和动作特点触发器的电路结构和动作特点 4.2.1 4.2.1 基本基本RSRS触发器的电路结构和动作特点触发器的电路结构和动作特点 1.1.电路结构与工作原理电路结构与工作原理 问题：问题： 左图的或非门是不是触发器？左图的或非门是不是触发器？ 答：不是答：不是 (1) (1)可输出可输出“0”“0”态和态和“1”“1”态态 ； (2) (2)可将输出置可将输出置“0”“0”和和“1”“1” ； (3) (3)但但不能自保持不能自保持。 如何实现自保持呢？如何实现自保持呢？ 在电路中加反馈通道。在电路中加反馈通道。 说明：说明： (1)Q(1)Q和和 Q Q是互补输出端，且定义：是互补输出端，且定义： Q Q=1,=1,Q=0Q=0为触发器的为触发器的“1 1”状态状态, , Q Q=0,=0,Q=1Q=1为为 触发器的触发器的“0 0”状态状态, ,显然这里的显然这里的0 0和和1 1是针对是针对Q Q 而言；而言； (2)(2)S S D D 为置位端，或置为置位端，或置“1 1”输入端；输入端； (3)(3)R R D D 为复位端，或置为复位端，或置“0 0”输入端；输入端； 讨论：讨论： 当当S S D D =0=0，R R D D =0=0时，输出时，输出保持保持原状态不变；原状态不变； 当当S S D D =1=1，R R D D =0=0时，不论原来的时，不论原来的Q Q是是0 0还是还是1 1，都，都 将使将使Q=1Q=1，Q=0Q=0，即将触发器即将触发器置置1 1，称，称S S D D 置位端置位端； 当当S S D D =0=0，R R D D =1=1时，不论原来的时，不论原来的Q Q是是0 0还是还是1 1，都，都 将使将使Q=0Q=0，Q=1Q=1，即将触发器即将触发器置置0 0，称，称R R D D 复位端复位端； 当当S S D D =1=1，R R D D =1=1时，置时，置Q=Q=0Q=Q=0，这是这是不允许不允许的。的。 原因是首先它破坏了输出的互补关系，其次，当原因是首先它破坏了输出的互补关系，其次，当 S SD D 和和R R D D 均为均为0 0后，输出状态不定。后，输出状态不定。 用或非门组成的基本用或非门组成的基本RSRS触发器的特性表（触发器的特性表（ P217P217表表5.2.15.2.1） 基本基本RSRS触发器触发器 的逻辑符号：的逻辑符号： 其中其中Q Q n n 指指现态现态，Q Qn+1 n+1指 指次态次态。 基本基本RSRS触发器也可由触发器也可由与非门与非门做成，如下图：做成，如下图： 由由与非门与非门组成基本组成基本RSRS触发器和由触发器和由或非门或非门 组成的基本组成的基本RSRS触发器具有同样的功能，只是触发器具有同样的功能，只是 输入的有效电平不同。与非门为输入的有效电平不同。与非门为低低电平有效电平有效 。 用用与非门与非门组成的基本组成的基本RSRS触发器的特性表（触发器的特性表（ P217P217表表5.2.25.2.2） 基本基本RSRS触发器小结：触发器小结： （1 1）有两个互补的输出端，有两个稳定）有两个互补的输出端，有两个稳定 的状态；的状态； （2 2）有置位）有置位( (Q=1)Q=1)、复位复位( (Q=0)Q=0)、保持原状保持原状 态三种功能；态三种功能； （3 3）S S为置位输入端，为置位输入端，R R为复位输入端，为复位输入端， 可以是低电平有效，可以是高电平有效，可以是低电平有效，可以是高电平有效， 取决于触发器的结构。取决于触发器的结构。 2.2.动作特点动作特点： S S D D 和和R R D D 可以随时改变输出端可以随时改变输出端Q Q和和Q Q的状态。的状态。 P P 218 218 例 例5.2.15.2.1 4.2.2 4.2.2 电平触发的触发器电平触发的触发器 在数字系统中，为协调个部分的动作，常在数字系统中，为协调个部分的动作，常 常要求某些触发器于同一时刻动作，显然基本常要求某些触发器于同一时刻动作，显然基本 RSRS触发器是做不到的。触发器是做不到的。 为此，必须引入同步信号，使这些触发器为此，必须引入同步信号，使这些触发器 只有在同步信号到达时，才按输入信号改变只有在同步信号到达时，才按输入信号改变 状态，通常把这个同步信号叫做时钟脉冲，状态，通常把这个同步信号叫做时钟脉冲， 用用CPCP（Clock Clock PlusePluse的缩写）或的缩写）或CLKCLK表示表示。 这种受时钟信号控制的触发器统称为这种受时钟信号控制的触发器统称为时钟时钟 触发器触发器，以区别于基本，以区别于基本RSRS触发器。触发器。 1.1.电路结构与工作原理电路结构与工作原理 由由两个非门两个非门和和一个基本一个基本RSRS触发器触发器组成。组成。 分析：分析： （2 2）CP=1CP=1时，时，G G 3 3 、G G 4 4 的输出取决于的输出取决于R R和和S,S,输输 出出Q Q随随R R和和S S的变化而变化。的变化而变化。 （1 1）CP=0CP=0时，无论时，无论S S、R R为何值，为何值，G3G4G3G4总总 输出高电平，由输出高电平，由S S D D 和和R R D D 为低电平有效，触发为低电平有效，触发 器保持原状态不变。器保持原状态不变。 电平触发电平触发RSRS触发器的特性表触发器的特性表（P P220 220 表表5.3.15.3.1） 为增强实用性，有的电平触发为增强实用性，有的电平触发RSRS触发器上触发器上 还设有专门的异步置位输入端和异步复位输入还设有专门的异步置位输入端和异步复位输入 端。所谓异步，是指不受时钟信号控制。端。所谓异步，是指不受时钟信号控制。 2.2.电平触发触发器的电平触发触发器的动作特点动作特点： （1 1）CP=0CP=0时，触发器不接收时，触发器不接收R R、S S信号，保信号，保 持原来的状态。持原来的状态。 （2 2）CP=1CP=1时，时， R R、S S状态将决定输出，如状态将决定输出，如 果果CP=1CP=1期间输入信号多次发生变化，则触发期间输入信号多次发生变化，则触发 器状态会多次反转。（抗干扰能力差）器状态会多次反转。（抗干扰能力差） P P 222 222 例例5.3.15.3.1 P P 222 222 例例5.3.15.3.1 由电平触发触发器构成的由电平触发触发器构成的D D触发器触发器（D D锁存器）：锁存器）： （1 1）CP=0CP=0时，触发器不接收时，触发器不接收D D信号，保持信号，保持 原来的状态。原来的状态。 （2 2）CP=1CP=1时，时， 若若D=1D=1，则置则置1 1； 若若D=0D=0，则置则置0 0； S S R R P P 223 223 例例5.3.25.3.2 4.2.3 4.2.3 脉冲触发的触发器脉冲触发的触发器 在前述的在前述的电平触发电平触发触发器中，触发器中，CP=1CP=1期间期间 ，若，若R R、S S多次变化，则输出多次变化，则输出Q Q多次翻转，抗干多次翻转，抗干 扰能力差。扰能力差。 为提高触发器工作的可靠性，希望每个为提高触发器工作的可靠性，希望每个 CPCP周期里输出状态周期里输出状态Q Q只能改变只能改变1 1次，因此设计次，因此设计 了了脉冲触发的触发器脉冲触发的触发器。 1.1.脉冲触发的触发器脉冲触发的触发器的电路结构与工作原理的电路结构与工作原理 0 0 1 1 封锁保持封锁保持传递信号传递信号 1 1 0 0 封锁保持封锁保持传递信号传递信号 P P 225 225 特性表特性表 2.2.动作特点动作特点： （1 1）触发器翻转分两步：第一步，触发器翻转分两步：第一步，CP=1CP=1期期 间主触发器接受输入信号，而从触发器保持；间主触发器接受输入信号，而从触发器保持； 第二步，第二步，CPCP下降沿到来时，从触发器按主触发下降沿到来时，从触发器按主触发 器的输出器的输出QQ翻转。翻转。 （2 2）在在CP=1CP=1期间，若期间，若R R、S S改变多次，则改变多次，则 QQ和和QQ翻转多次，最后的翻转多次，最后的QQ将决定将决定Q Q。 P P 225225例例5.4.15.4.1 3. 3.脉冲触发的触发器脉冲触发的触发器的优化（的优化（主从结构主从结构JKJK 触发器触发器） 无论是基本无论是基本RSRS触发器、触发器、电平触发电平触发触发器、触发器、 还是还是脉冲触发的触发器脉冲触发的触发器，都没有摆脱，都没有摆脱S S、R R均为均为 有效电平时，可能导致输出状态不定的阴影。有效电平时，可能导致输出状态不定的阴影。 为此，在为此，在脉冲触发的脉冲触发的触发器中，希望即使触发器中，希望即使 出现了出现了S=R=1S=R=1的情况，触发器的次态也是确定的的情况，触发器的次态也是确定的 ，因而需要进一步改进触发器的电路结构。，因而需要进一步改进触发器的电路结构。 如何改进？如何改进？将将Q Q和和Q Q端作为一对附加控制信端作为一对附加控制信 号接回到输入端，并且用号接回到输入端，并且用J J代替代替S S，用用K K代替代替R R。 分析结果：分析结果： (1) (1)若若J=1,K=0J=1,K=0，则则CP=1CP=1时主触发器置时主触发器置“1 1” ( ( 无论无论Q Q是是0 0还是还是1)1)，待，待CP=0CP=0后，从触发器也置后，从触发器也置 “1 1” ” 。 (2) (2)若若J=0,K=1J=0,K=1，则则CP=1CP=1时主触发器置时主触发器置“0 0” ( ( 无论无论Q Q是是0 0还是还是1)1)，待，待CP=0CP=0后，从触发器也置后，从触发器也置“0 0” ” 。 (3) (3)若若J=0,K=0J=0,K=0，则主、从触发器都保持原则主、从触发器都保持原 状态。状态。 (4) (4)若若J=1,K=1J=1,K=1，若若Q Q n n =0=0，则，则Q Qn+1 n+1=1 =1；若；若Q Q n n =1=1，则，则Q Qn+1 n+1=0 =0。即。即Q Qn+1 n+1 = = Q Q n n 。换句话说，。换句话说， J=K=1J=K=1时，每遇到一个时，每遇到一个CPCP的下降沿，则的下降沿，则Q Q翻转翻转 一次。一次。 2.2.动作特点动作特点： （1 1）分两拍；分两拍； （2 2）输出输出Q Q是由下降沿来临之前的是由下降沿来临之前的QQ决定决定 的的； （3 3）J=K=1J=K=1时，触发器遇一个时，触发器遇一个CPCP下降沿就下降沿就 翻转一次；翻转一次； 图5.4.4 具有多输入端的主从 J K 触发器 P228 例5.4.5 触发器回顾：触发器回顾： 触发器的置触发器的置1 1和置和置0 0是针对是针对Q Q而言，若使而言，若使Q=1Q=1则则 称置称置1 1，若使，若使Q=0Q=0则称置则称置0 0；并且触发器有一个互；并且触发器有一个互 补输出端补输出端Q Q。 1.1.基本基本RSRS触发器触发器 (1) (1) 输出有三种形式，置位输出有三种形式，置位Q=1Q=1 、复位、复位Q=0Q=0 、保持原状态；、保持原状态； (2) (2) S S为置位输入端，为置位输入端，R R为复位输入端，可以为复位输入端，可以 是低电平有效，可以是高电平有效，取决于触是低电平有效，可以是高电平有效，取决于触 发器的结构；发器的结构； (3)(3)动作特点：输出随时由输入决定。动作特点：输出随时由输入决定。 2.2.电平触发电平触发触发器触发器 (1) (1)、(2)(2)同基本同基本RSRS触发器；触发器； (3)(3)动作特点：动作特点： CP=0 CP=0时，触发器不动作（保持原状态时，触发器不动作（保持原状态）；）； CP=1 CP=1时，输出由输入决定，若时，输出由输入决定，若RSRS变化多次变化多次 ，输出可能变化多次。，输出可能变化多次。 3.3.脉冲触发的脉冲触发的触发器触发器 (1)(1)、(2)(2)同基本同基本RSRS触发器；触发器； (3)(3)动作特点：分两拍动作特点：分两拍 CP=1 CP=1时，主触发器的输出时，主触发器的输出QQ由由RSRS决定，决定， 从触发器不动；从触发器不动； CPCP下降沿到来后，主触发器不动，从触发下降沿到来后，主触发器不动，从触发 器的输出由此时的器的输出由此时的QQ决定。决定。 注意：注意：在在CP=1CP=1期间，若期间，若RSRS变化多次，则变化多次，则 QQ变化多次，而变化多次，而Q Q只反映时间上最靠后的只反映时间上最靠后的 Q,Q,主触发器存在空翻现象。主触发器存在空翻现象。 主从主从JKJK触发器触发器 (1)(1)输出有四种形式：置位、复位、保持和翻输出有四种形式：置位、复位、保持和翻 转。转。 (2)(2)同基本同基本RSRS触发器；触发器； (3)(3)动作特点：分两拍动作特点：分两拍 注意：注意：在在CP=1CP=1期间，若期间，若JKJK变化多次，而变化多次，而 QQ只变化只变化1 1次，称一次翻转现象。次，称一次翻转现象。 最后，大部分的钟控触发器都设有异步置最后，大部分的钟控触发器都设有异步置 位和异步复位端，所谓异步是指不受时钟控制位和异步复位端，所谓异步是指不受时钟控制 。 4.2.4 4.2.4 边沿触发触发器边沿触发触发器 引出：引出：在前述的脉冲触发的触发器中，虽然在前述的脉冲触发的触发器中，虽然 一个一个CPCP周期内的输出周期内的输出Q Q最多只会改变一次，已经最多只会改变一次，已经 提高了抗干扰能力，但是在提高了抗干扰能力，但是在CP=1CP=1期间，当期间，当R R、S S 多次变化时，主触发器仍出现多次空翻的现象多次变化时，主触发器仍出现多次空翻的现象 。 为进一步提高触发器的可靠性，提高抗干扰为进一步提高触发器的可靠性，提高抗干扰 能力，希望触发器的次态仅仅取决于能力，希望触发器的次态仅仅取决于CPCP信号的信号的 下降沿下降沿( (或上升沿或上升沿) )到达时刻输入信号的状态。到达时刻输入信号的状态。 而在此之前和之后输入状态的变化对触发器的而在此之前和之后输入状态的变化对触发器的 次态没有影响。为实现这一设想，人们相继研次态没有影响。为实现这一设想，人们相继研 制成了各种边沿触发器。制成了各种边沿触发器。 目前的边沿触发器有：利用目前的边沿触发器有：利用CMOSCMOS传输门的传输门的 边沿触发器、维持阻塞触发器和利用门电路传边沿触发器、维持阻塞触发器和利用门电路传 输延迟时间的边沿触发器。输延迟时间的边沿触发器。 1.1.利用利用CMOSCMOS传输门的边沿触发器传输门的边沿触发器( (上升沿触发上升沿触发 器器) ) CP=0,CP=1CP=0,CP=1时，时，TG1TG1通，通，TG2TG2断，断，Q=DQ=D， QQ不能自保持；与此同时，不能自保持；与此同时，TG3TG3断，断，TG4TG4通，通，Q Q 保持原来的状态，且与此时的保持原来的状态，且与此时的D D无关。无关。 CP=1,CP=0CP=1,CP=0时，时，TG1TG1断，断，TG2TG2通，通，QQ为为CPCP上上 升沿时刻的升沿时刻的D D，并通过并通过TG2TG2自保持；与此同时，自保持；与此同时， TG3TG3通，通，TG4TG4断，断，Q=Q=Q=Q=上升沿时刻的上升沿时刻的D D。 如此如此CPCP周而复始，周而复始，Q Q总是反映总是反映CPCP上升沿时刻的上升沿时刻的D D。 动作特点动作特点： 输出状态的转换发生在输出状态的转换发生在CPCP上升沿且仅取决上升沿且仅取决 于于CPCP上升沿时刻的输入上升沿时刻的输入D D；输出状态会保持到输出状态会保持到 CPCP的下一个上升沿。的下一个上升沿。 CMOSCMOS边沿触发器的特性表边沿触发器的特性表( (P P232 232 表表5.5.1)5.5.1)： 符号：符号： S SD D 和和R R D D 代表异步置位和复位输入端；代表异步置位和复位输入端； “”“”表示边沿触发，且是上升沿触发；表示边沿触发，且是上升沿触发； 问问：当出现当出现“O”O”时，表示什么时，表示什么? ? 2.2.维持阻塞触发器维持阻塞触发器( (上升沿触发器上升沿触发器) ) 若电路中没若电路中没 有原图中的有原图中的 根连线根连线 ，则该图就是一，则该图就是一 个同步个同步RSRS触发器触发器 。 在整个在整个CP=1CP=1期期 间，输出随输入间，输出随输入 变化而变化。是变化而变化。是 电平触发而不是电平触发而不是 边沿触发。边沿触发。 若在电路中增加若在电路中增加 两根连线，则两根连线，则G3G3 、G5G5是一个基本是一个基本RSRS触触 发器，发器，G4G4、G6G6是一个是一个 基本基本RSRS触发器。触发器。 在在CPCP由由0 0上升为上升为1 1 的瞬间，两个触发器的瞬间，两个触发器 分别锁存输入的分别锁存输入的RSRS信信 号。即使号。即使RSRS信号无效信号无效 后，仍能记忆后，仍能记忆CPCP上升上升 沿时刻的状态，并且沿时刻的状态，并且 维持维持下去。因此下去。因此 也称也称维持线维持线。 CP=1 CP=1时段：假如时段：假如 上升沿到来时，上升沿到来时，S=0,S=0, R=1R=1而使而使Q=1Q=1，若此后若此后 的的CP=1CP=1期间出现期间出现R=0,R=0, S=1S=1，即即R R欲使输出置欲使输出置 0 0；如果不采取措施；如果不采取措施 ，则此时，则此时G3G4G3G4的输出的输出 均为均为0 0，这是不允许，这是不允许 的。但若加上的。但若加上两两 根线根线 ，则则G3G4G3G4也组成了也组成了 触发器，当收到触发器，当收到S=1, R=1S=1, R=1信号时，该新组信号时，该新组 合的触发器是自保持的，即合的触发器是自保持的，即阻止阻止了了R R有效信号，有效信号， 因此称因此称为阻塞线为阻塞线。 3.3.利用传输延迟时间的边沿触发器利用传输延迟时间的边沿触发器( (下降沿触下降沿触 发器发器) ) 工作原理不作讲解。工作原理不作讲解。 P P 203203 表 表4.2.74.2.7 触发器的特性表触发器的特性表 4.3 4.3 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法 上节是站在上节是站在电路结构电路结构的角度对触发器进行了的角度对触发器进行了 分类：有基本分类：有基本RSRS触发器、电平触发的触发器、触发器、电平触发的触发器、 脉冲触发的触发器和边沿触发器。脉冲触发的触发器和边沿触发器。 本节是站在本节是站在逻辑功能逻辑功能的角度对触发器进行的角度对触发器进行 了分类：了分类：有有RSRS触发器、触发器、JKJK触发器、触发器、D D触发器和触发器和T T 触发器。触发器。 值得注意的是：电路结构和逻辑功能值得注意的是：电路结构和逻辑功能不不具具 有一一对应关系。有一一对应关系。 值得注意的是：电路结构和逻辑功能不具值得注意的是：电路结构和逻辑功能不具 有一一对应关系。有一一对应关系。 以以D D触发器为例：触发器为例： (1)(1)P222P222图图5.3.4,5.3.4,由由电平触发的触发器电平触发的触发器构成构成 ，且为电平触发；，且为电平触发； (2) (2)P231P231图图5.5.1,5.5.1,由由CMOSCMOS传输门边沿触发器传输门边沿触发器 构成，且为上升沿触发；构成，且为上升沿触发； (3) (3)P234P234图图5.5.5,5.5.5,由由维持阻塞结构的边沿触维持阻塞结构的边沿触 发器发器构成，且为上升沿触发；构成，且为上升沿触发； 总之，以上几种结构的总之，以上几种结构的D D触发器，它们的逻辑触发器，它们的逻辑 功能都是相同的，功能都是相同的，D=0D=0，则则Q=0; D=1Q=0; D=1，则则Q=1Q=1。不不 同之处在于电路结构不同，触发方式可能不同。同之处在于电路结构不同，触发方式可能不同。 同理，边沿触发器电路结构也可构成同理，边沿触发器电路结构也可构成JKJK触触 发器、发器、D D触发器、触发器、T T触发器等，不详细介绍。触发器等，不详细介绍。 以下站在以下站在逻辑功能逻辑功能的角度讨论钟控触发器。的角度讨论钟控触发器。 1.1.RSRS触发器触发器 不论电路结构为何种形式，也不论触发方式不论电路结构为何种形式，也不论触发方式 为电平触发还是边沿触发，只要逻辑功能满足为电平触发还是边沿触发，只要逻辑功能满足 如下特性表，均称为如下特性表，均称为RSRS触发器。触发器。 S RQnQn+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 1 a.RSa.RS触发器的特性表触发器的特性表 b.b.由特性表写逻辑函数式由特性表写逻辑函数式 无关项无关项： 利用无关项化简利用无关项化简： 1 11XX S R Qn 1 11XX S R Qn 化简结果：化简结果： 特性方程特性方程 c.c.状态转换图状态转换图 状态转换图是将来分析时序电路的重要状态转换图是将来分析时序电路的重要 手段，这里只是认识一下。手段，这里只是认识一下。 用两个圆圈分别代表触发器的两个状态用两个圆圈分别代表触发器的两个状态 ，用箭头表示转换方向，用箭头表示转换方向( (Qn Qn+1) ), ,箭头旁箭头旁 边注明了转换条件边注明了转换条件。 总之，一个触发器的逻辑功能有总之，一个触发器的逻辑功能有3 3种描述种描述 方法：即方法：即特性表特性表、特性方程特性方程和和状态转换图状态转换图。 2.2.JKJK触发器触发器 不论电路结构为何种形式，也不论触发方不论电路结构为何种形式，也不论触发方 式为电平触发还是边沿触发，只要逻辑功能满式为电平触发还是边沿触发，只要逻辑功能满 足如下特性表，均称为足如下特性表，均称为JKJK触发器。触发器。 J KQnQn+1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0 a.JKa.JK触发器的特性表触发器的特性表 b.b.由特性表写逻辑函数式由特性表写逻辑函数式 利用卡诺图化简利用卡诺图化简： 1 111 J K Qn 化简结果化简结果 ： 特性方程特性方程 c.c.状态转换图状态转换图 3.3.D D触发器触发器 不论电路结构为何种形式，也不论触发方不论电路结构为何种形式，也不论触发方 式为电平触发还是边沿触发，只要逻辑功能满式为电平触发还是边沿触发，只要逻辑功能满 足如下特性表，均称为足如下特性表，均称为D D触发器。触